Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018139667) DISPOSITIF DE SAISI ET PROCÉDÉ DE SAISI
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/139667 N° de la demande internationale : PCT/JP2018/002908
Date de publication : 02.08.2018 Date de dépôt international : 30.01.2018
CIB :
H01L 21/60 (2006.01) ,H01L 21/52 (2006.01) ,H01L 21/683 (2006.01) ,H05F 3/06 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
60
Fixation des fils de connexion ou d'autres pièces conductrices, devant servir à conduire le courant vers le ou hors du dispositif pendant son fonctionnement
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
52
Montage des corps semi-conducteurs dans les conteneurs
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
67
Appareils spécialement adaptés pour la manipulation des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide pendant leur fabrication ou leur traitement; Appareils spécialement adaptés pour la manipulation des plaquettes pendant la fabrication ou le traitement des dispositifs à semi-conducteurs ou des dispositifs électriques à l'état solide ou de leurs composants
683
pour le maintien ou la préhension
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
F
ÉLECTRICITÉ STATIQUE; ÉLECTRICITÉ D'ORIGINE NATURELLE
3
Enlèvement des charges électrostatiques
06
au moyen de radiations ionisantes
Déposants :
株式会社新川 SHINKAWA LTD. [JP/JP]; 東京都武蔵村山市伊奈平2丁目51番地の1 51-1, Inadaira 2-chome, Musashimurayama-shi, Tokyo 2088585, JP
Inventeurs :
松野 康之 MATSUNO Yasuyuki; JP
中村 智宣 NAKAMURA Tomonori; JP
高山 晋 TAKAYAMA Shin; JP
尾又 洋 OMATA Hiroshi; JP
Mandataire :
特許業務法人YKI国際特許事務所 YKI PATENT ATTORNEYS; 東京都武蔵野市吉祥寺本町一丁目34番12号 1-34-12, Kichijoji-Honcho, Musashino-shi, Tokyo 1800004, JP
Données relatives à la priorité :
2017-01486330.01.2017JP
Titre (EN) PICK-UP DEVICE AND PICK-UP METHOD
(FR) DISPOSITIF DE SAISI ET PROCÉDÉ DE SAISI
(JA) ピックアップ装置およびピックアップ方法
Abrégé :
(EN) A pick-up device 10 for picking up a semiconductor chip 100 affixed to a front surface of a sheet material 110 is provided with: a stage 12 that includes a material a part or the entirety of which is capable of transmitting a destaticizing electromagnetic wave having an ionization effect and that vacuum-holds a rear surface of the sheet material 110; a thrust-up pin 26 for thrusting up the semiconductor chip 100 from the rear side of the stage 12: and a destaticizing mechanism 20 that eliminates charge generated between the semiconductor chip 100 and the sheet material 110 by irradiating the rear surface of the semiconductor chip 100 with the destaticizing electromagnetic wave that is made to pass through the sheet material 110 from the rear side of the stage 12.
(FR) L'invention concerne un dispositif de saisi pour saisir une puce semiconductrice 100 fixée à une surface avant d'un matériau en feuille 110 comprenant: un étage 12 qui comprend un matériau dont une partie ou la totalité est apte à transmettre une onde électromagnétique de déstabilisation ayant un effet d'ionisation et qui maintient sous vide une surface arrière du matériau en feuille 110; une broche de poussée 26 pour pousser la puce semiconductrice 100 depuis le côté arrière de l'étage 12: et un mécanisme de déstabilisation 20 qui élimine la charge générée entre la puce semiconductrice 100 et le matériau en feuille 110 par rayonnement de la surface arrière de la puce semiconductrice 100 avec l'onde électromagnétique de déstabilisation qui est amenée à passer à travers le matériau en feuille 110 depuis le côté arrière de l'étage 12.
(JA) シート材110の表面に貼り付けられた半導体チップ100をピックアップするピックアップ装置10は、一部又は全部が、電離作用を有する除電用電磁波が透過可能な材料を含み、前記シート材110の裏面を吸着保持するステージ12と、前記ステージ12の裏側から前記半導体チップ100を突き上げる突き上げピン26と、前記除電用電磁波を、前記ステージ12の裏側から前記シート材110を透過させて前記半導体チップ100の裏面に照射して、前記半導体チップ100と前記シート材110との間に生じた電荷を除電する除電機構20と、を備える。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)