Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018139495) CIRCUIT DE COMMUTATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/139495 N° de la demande internationale : PCT/JP2018/002160
Date de publication : 02.08.2018 Date de dépôt international : 24.01.2018
CIB :
H03K 17/687 (2006.01) ,H03H 7/48 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
17
Commutation ou ouverture de porte électronique, c. à d. par d'autres moyens que la fermeture et l'ouverture de contacts
51
caractérisée par l'utilisation de composants spécifiés
56
par l'utilisation, comme éléments actifs, de dispositifs à semi-conducteurs
687
les dispositifs étant des transistors à effet de champ
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
H
RÉSEAUX D'IMPÉDANCES, p.ex. CIRCUITS RÉSONNANTS; RÉSONATEURS
7
Réseaux à plusieurs accès comportant comme composants uniquement des éléments électriques passifs
48
Réseaux pour connecter plusieurs sources ou charges, fonctionnant sur la même fréquence ou dans la même bande de fréquence, à une charge ou à une source commune
Déposants :
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
Inventeurs :
徳田 勝利 TOKUDA, Masamichi; JP
Mandataire :
稲葉 良幸 INABA, Yoshiyuki; JP
大貫 敏史 ONUKI, Toshifumi; JP
Données relatives à la priorité :
2017-01436030.01.2017JP
Titre (EN) SWITCH CIRCUIT
(FR) CIRCUIT DE COMMUTATION
(JA) スイッチ回路
Abrégé :
(EN) Provided is a switch circuit with which an increase in input electric power can be achieved while capping an increase in circuit area. The switch circuit is provided with: an input terminal to which a signal is input; an output terminal from which a signal is output; and a plurality of FETs in a multistage connection between the input terminal and the output terminal, the plurality of FETs being on/off-controlled in accordance with a control voltage supplied to the gate of each FET. The plurality of FETs include a first FET and a second FET provided at a position farther from the input terminal than is the first FET, wherein the first FET has a gate length longer than a gate length of the second FET.
(FR) L'invention concerne un circuit de commutation qui permet d'obtenir une augmentation de la puissance électrique d'entrée tout en limitant une augmentation de la zone de circuit. Le circuit de commutation est pourvu : d'une borne d'entrée à laquelle un signal est appliqué ; d'une borne de sortie par laquelle un signal est sorti ; d'une pluralité de TEC dans une connexion à plusieurs étages entre les bornes d'entrée et de sortie, la pluralité de TEC étant activés/désactivés en fonction d'une tension de commande fournie à la grille de chaque TEC. La pluralité de TEC comprend un premier TEC et un second TEC qui est disposé en une position plus éloignée de la borne d'entrée que le premier TEC et dont la longueur de grille est inférieure à celle du premier TEC.
(JA) 回路面積の増大を抑制しつつ入力電力の増大を実現するスイッチ回路を提供する。 スイッチ回路は、信号が入力される入力端子と、信号が出力される出力端子と、入力端子及び出力端子の間において多段接続された複数のFETであって、各々のゲートに供給される制御電圧に応じてオン及びオフが制御される複数のFETと、を備え、複数のFETは、第1FETと、第1FETより入力端子から遠い位置に設けられた第2FETと、を含み、第1FETのゲート長は、第2FETのゲート長より長い。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)