Recherche dans les collections de brevets nationales et internationales

1. (WO2018139196) PROCESSEUR, DISPOSITIF DE TRAITEMENT D'INFORMATIONS ET PROCÉDÉ DE FONCTIONNEMENT DE PROCESSEUR

Pub. No.:    WO/2018/139196    International Application No.:    PCT/JP2018/000279
Publication Date: Fri Aug 03 01:59:59 CEST 2018 International Filing Date: Thu Jan 11 00:59:59 CET 2018
IPC: G06F 17/10
Applicants: FUJITSU LIMITED
富士通株式会社
Inventors: YODA, Katsuhiro
依田 勝洋
TOMONO, Mitsuru
伴野 充
NOTSU, Takahiro
野津 隆弘
ITO, Makiko
伊藤 真紀子
Title: PROCESSEUR, DISPOSITIF DE TRAITEMENT D'INFORMATIONS ET PROCÉDÉ DE FONCTIONNEMENT DE PROCESSEUR
Abstract:
L'invention concerne un processeur qui comprend une pluralité de cœurs de processeur et une mémoire interne à laquelle accèdent la pluralité de cœurs de processeur, et dans lequel une unité de calcul incluse dans l'un de la pluralité de cœurs de processeur comprend : un circuit d'addition normale comprenant une pluralité de premiers registres disposés dans un premier étage, un premier additionneur pour additionner une pluralité d'éléments de sortie provenant de la pluralité de premiers registres, et un deuxième registre qui est disposé dans un deuxième étage et qui verrouille la sortie du premier additionneur; un circuit d'addition à dépassement comprenant un deuxième additionneur pour additionner une pluralité d'éléments de sortie provenant de la pluralité de premiers registres; et un circuit de combinaison disposé dans un troisième étage et comprenant un troisième additionneur pour additionner la sortie du circuit d'addition normale et la sortie du circuit d'addition à dépassement et un troisième registre qui verrouille la sortie du troisième additionneur. Le premier additionneur et le deuxième additionneur comprennent des circuits additionneurs dans lesquels sont introduits des éléments de sortie sélectionnés d'une manière exclusive les uns par rapport aux autres parmi la pluralité d'éléments de sortie provenant de la pluralité de premiers registres.