Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018139046) SUBSTRAT INTERCALAIRE, MODULE DE CIRCUIT, ET PROCÉDÉ DE FABRICATION D'UN SUBSTRAT INTERCALAIRE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/139046 N° de la demande internationale : PCT/JP2017/042935
Date de publication : 02.08.2018 Date de dépôt international : 30.11.2017
CIB :
H05K 1/14 (2006.01) ,H01F 17/00 (2006.01) ,H01F 27/00 (2006.01) ,H05K 1/18 (2006.01) ,H05K 3/46 (2006.01)
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
1
Circuits imprimés
02
Détails
14
Association structurale de plusieurs circuits imprimés
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
F
AIMANTS; INDUCTANCES; TRANSFORMATEURS; EMPLOI DE MATÉRIAUX SPÉCIFIÉS POUR LEURS PROPRIÉTÉS MAGNÉTIQUES
17
Inductances fixes du type pour signaux
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
F
AIMANTS; INDUCTANCES; TRANSFORMATEURS; EMPLOI DE MATÉRIAUX SPÉCIFIÉS POUR LEURS PROPRIÉTÉS MAGNÉTIQUES
27
Détails de transformateurs ou d'inductances, en général
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
1
Circuits imprimés
18
Circuits imprimés associés structurellement à des composants électriques non imprimés
H ÉLECTRICITÉ
05
TECHNIQUES ÉLECTRIQUES NON PRÉVUES AILLEURS
K
CIRCUITS IMPRIMÉS; ENVELOPPES OU DÉTAILS DE RÉALISATION D'APPAREILS ÉLECTRIQUES; FABRICATION D'ENSEMBLES DE COMPOSANTS ÉLECTRIQUES
3
Appareils ou procédés pour la fabrication de circuits imprimés
46
Fabrication de circuits multi-couches
Déposants :
株式会社村田製作所 MURATA MANUFACTURING CO., LTD. [JP/JP]; 京都府長岡京市東神足1丁目10番1号 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555, JP
Inventeurs :
米森 啓人 YONEMORI Keito; JP
矢▲崎▼ 浩和 YAZAKI Hirokazu; JP
土屋 貴紀 TSUCHIYA Takanori; JP
鎌田 晃史 KAMADA Koji; JP
Mandataire :
特許業務法人 楓国際特許事務所 KAEDE PATENT ATTORNEYS' OFFICE; 大阪府大阪市中央区農人橋1丁目4番34号 1-4-34, Noninbashi, Chuo-ku, Osaka-shi, Osaka 5400011, JP
Données relatives à la priorité :
2017-01276527.01.2017JP
Titre (EN) INTERPOSER SUBSTRATE, CIRCUIT MODULE, AND METHOD FOR MANUFACTURING INTERPOSER SUBSTRATE
(FR) SUBSTRAT INTERCALAIRE, MODULE DE CIRCUIT, ET PROCÉDÉ DE FABRICATION D'UN SUBSTRAT INTERCALAIRE
(JA) インターポーザ基板、回路モジュール、インターポーザ基板の製造方法
Abrégé :
(EN) An interposer substrate (10) includes a dielectric material section (20) and a magnetic material section (30), and has a first main surface, and a second main surface on the reverse side of the first main surface. A plurality of connection terminal electrodes (111, 112) are formed on the first main surface (201, 301) side of the dielectric material section (20) and the magnetic material section (30), and are connected to cables. A plurality of circuit board terminal electrodes (121, 122) are formed on a second main surface (202) of the dielectric material section (20), and are connected to a circuit board. A plurality of wiring electrodes are formed inside of an element body, and connect, in a predetermined connection pattern, the connection terminal electrodes (111, 112) and the circuit board terminal electrodes (121, 122) to each other. The wiring electrodes are provided with: first wiring electrodes (CH1) that pass through merely the dielectric material section (20); and second wiring electrodes (CH2) that pass through the magnetic material section (30).
(FR) L'invention concerne un substrat intercalaire (10) comprenant une section (20) en matériau diélectrique et une section (30) en matériau magnétique, et présentant une première surface principale, et une deuxième surface principale du côté opposé à la première surface principale. Une pluralité d'électrodes (111, 112) de bornes de connexion est formée côté première surface principale (201, 301) de la section (20) en matériau diélectrique et la section (30) en matériau magnétique, et est reliée à des câbles. Une pluralité d'électrodes (121, 122) de bornes de carte à circuits est formée sur une deuxième surface principale (202) de la section (20) en matériau diélectrique, et est reliée à une carte à circuits. Une pluralité d'électrodes de câblage est formée à l'intérieur d'un corps d'élément, et relie entre elles, selon un motif de connexion prédéterminé, les électrodes (111, 112) de bornes de connexion et les électrodes (121, 122) de bornes de carte à circuits. Les électrodes de câblage comportent: des premières électrodes (CH1) de câblage qui ne traversent que la section (20) en matériau diélectrique; et des deuxièmes électrodes (CH2) de câblage qui traversent la section (30) en matériau magnétique.
(JA) インターポーザ基板(10)は、誘電体部(20)と磁性体部(30)とを含み、互いに対向する第1主面と第2主面とを有する。複数の接続用端子電極(111、112)は、誘電体部(20)と磁性体部(30)の第1主面(201、301)側に形成されており、ケーブルに接続される。複数の回路基板用端子電極(121、122)は、誘電体部(20)の第2主面(202)に形成されており、回路基板に接続される。複数の配線電極は、素体の内部に形成され、複数の接続用端子電極(111、112)と複数の回路基板用端子電極(121、122)とを所定の接続パターンで接続する。複数の配線電極は、誘電体部(20)のみを通る第1配線電極(CH1)と、磁性体部(30)を通る第2配線電極(CH2)とを備える。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)