Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018137751) CIRCUITS À RETARD VARIABLE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/137751 N° de la demande internationale : PCT/EP2017/051355
Date de publication : 02.08.2018 Date de dépôt international : 24.01.2017
CIB :
H03K 5/134 (2014.01) ,H03K 3/356 (2006.01)
[IPC code unknown for H03K 5/134]
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
3
Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
02
Générateurs caractérisés par le type de circuit ou par les moyens utilisés pour produire des impulsions
353
par l'utilisation, comme éléments actifs, de transistors à effet de champ avec réaction positive interne ou externe
356
Circuits bistables
Déposants :
TELEFONAKTIEBOLAGET LM ERICSSON (PUBL) [SE/SE]; 164 83 Stockholm, SE
Inventeurs :
MU, Fenghao; SE
Mandataire :
ERICSSON; Torshamnsgatan 21-23 164 80 Stockholm, SE
Données relatives à la priorité :
Titre (EN) VARIABLE DELAY CIRCUITS
(FR) CIRCUITS À RETARD VARIABLE
Abrégé :
(EN) A passable latch circuit (100) and variable delay chains built with one or more passable latch circuits are disclosed. The passable latch circuit comprises a dynamic latch comprising a first P-transistor (MPI), a first N-transistor (MNI), a second P-transistor (MPD), a second N-transistor (MND) and a clock input circuitry. The passable latch circuit further comprises a control switch (120) connected between the gates of the second P-transistor and the second N-transistor. The control switch has an on state and an off state, and the passable latch circuit is configured to have different delays by controlling the state of the control switch.
(FR) L'invention concerne un circuit de verrouillage à passage (100) et des chaînes à retard variable construites à l'aide d'au moins un circuit de verrouillage à passage. Le circuit de verrouillage à passage comprend un verrou dynamique disposant d'un premier transistor P (MPI), d'un premier transistor N (MNI), d'un second transistor P (MPD), d'un second transistor N (MND) et d'une circuiterie d'entrée d'horloge. Le circuit de verrouillage à passage comprend en outre un commutateur de commande (120) connecté entre les grilles des seconds transistors P et N. Le commutateur de commande dispose d'un état d'activation et d'un état de désactivation et le circuit de verrouillage à passage est configuré de façon à avoir différents retards par commande de l'état du commutateur de commande.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)