Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018137280) DISPOSITIF ET PROCÉDÉ DE CONDITIONNEMENT DE PUCE ET
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/137280 N° de la demande internationale : PCT/CN2017/077439
Date de publication : 02.08.2018 Date de dépôt international : 21.03.2017
Demande présentée en vertu du Chapitre 2 : 22.12.2017
CIB :
H01L 21/56 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/31 (2006.01) ,H01L 23/538 (2006.01) ,H01L 25/18 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
56
Capsulations, p.ex. couches de capsulation, revêtements
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71
Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768
Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
28
Capsulations, p.ex. couches de capsulation, revêtements
31
caractérisées par leur disposition
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52
Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
538
la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
18
les dispositifs étant de types prévus dans plusieurs sous-groupes différents du même groupe principal des groupes H01L27/-H01L51/166
Déposants :
张万宁 ZHANG, Wanning [CN/CN]; CN (AL)
新加坡有限公司 INNO-PACH TECHNOLOGY PTE LTD [SG/SG]; 新加坡兀兰11街兀兰巷11号10楼6座 11 Woodlands Close, #10-06 Woodlands 11 Singapore 737853, SG
Inventeurs :
张万宁 ZHANG, Wanning; CN
于德泽 YU, Deze; SG
Mandataire :
上海思微知识产权代理事务所(普通合伙) SHANGHAI SAVVY INTELLECTUAL PROPERTY AGENCY; 中国上海市 长宁区天山西路789号1幢341室 Room 341, Building 1 789 West Tianshan Road, Changning District Shanghai 200335, CN
Données relatives à la priorité :
201710061017.125.01.2017CN
Titre (EN) CHIP PACKAGING DEVICE AND METHOD
(FR) DISPOSITIF ET PROCÉDÉ DE CONDITIONNEMENT DE PUCE ET
(ZH) 芯片封装器件及封装方法
Abrégé :
(EN) A chip packaging device and method. The chip packaging method comprises: providing a bearing plate (201), the bearing plate (201) being provided thereon with a first adhesive layer (202); arranging a plurality of chips (100) on the first adhesive layer (202) at intervals; forming a plastic packaging layer (203) on the bearing plate (201) by using a plastic packaging process, and filling gaps among the plurality of chips (100) with the plastic packaging layer (203) to form plastic packaged chips (200); removing the bearing plate (201) and the first adhesive layer (202) to form plastic packaged chips (300); forming an insulating layer (301) on the plastic packaged chips (300), forming open pores on the insulating layer (301), and forming interconnected circuits (303) between a metal conductor layer (302) and the chips in the open pores; and cutting the plastic packaged chips (300) to form a plurality of modules (400). By means of the chip packaging method, distances among chips can be reduced, and thus the area of a terminal product is reduced, facilitating achieving miniaturization of the terminal product.
(FR) L'invention concerne un dispositif et un procédé de conditionnement de puce. Le procédé de conditionnement de puce comprend : la fourniture d'une plaque de support (201), la plaque de support (201) comprenant une première couche adhésive (202); l'agencement d'une pluralité de puces (100) sur la première couche adhésive (202) à des intervalles; la formation d'une couche de conditionnement en plastique (203) sur la plaque de support (201) à l'aide d'un procédé de conditionnement en plastique, et le remplissage d'espaces entre la pluralité de puces (100) avec la couche de conditionnement en plastique (203) pour former des puces conditionnées en plastique (200); le retrait de la plaque de support (201) et de la première couche adhésive (202) pour former des puces conditionnées en plastique (300); la formation d'une couche d'isolation (301) sur les puces conditionnées en plastique (300), la formation de pores ouverts sur la couche d'isolation (301), et la formation de circuits interconnectés (303) entre une couche conductrice métallique (302) et les puces dans les pores ouverts; et la découpe des puces conditionnées en plastique (300) pour former une pluralité de modules (400). Au moyen du procédé de conditionnement de puce, les distances entre les puces peuvent être réduites, et ainsi la zone d'un produit terminal est réduite, ce qui facilite la miniaturisation du produit terminal.
(ZH) 一种芯片封装器件及封装方法,所述芯片封装方法包括:提供一承载板(201),所述承载板(201)上设置有第一粘接层(202);将多个芯片(100)间隔放置于所述第一粘接层(202)上;采用塑封工艺在所述承载板(201)上形成塑封层(203),所述塑封层(203)填满多个所述芯片(100)之间的间隙,形成塑封芯片(200);移除所述承载板(201)与第一粘接层(202)形成塑封芯片(300);在所述塑封芯片(300)上形成绝缘层(301),在所述绝缘层(301)上形成开孔,在所述开孔内形成金属导体层(302)以及芯片之间的互连电路(303);对所述塑封芯片(300)进行切割,形成多个模块(400);采用所述的芯片封装方法,能够减小芯片之间的距离,最终减小终端产品的面积,有利于实现终端产品的小型化。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)