Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018131144) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2018/131144 N° de la demande internationale : PCT/JP2017/001079
Date de publication : 19.07.2018 Date de dépôt international : 13.01.2017
CIB :
H01L 21/288 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
28
Fabrication des électrodes sur les corps semi-conducteurs par emploi de procédés ou d'appareils non couverts par les groupes H01L21/20-H01L21/268177
283
Dépôt de matériaux conducteurs ou isolants pour les électrodes
288
à partir d'un liquide, p.ex. dépôt électrolytique
Déposants :
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventeurs :
中田 洋輔 NAKATA, Yosuke; JP
赤尾 真哉 AKAO, Shinya; JP
原田 健司 HARADA, Kenji; JP
Mandataire :
高田 守 TAKADA, Mamoru; JP
高橋 英樹 TAKAHASHI, Hideki; JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
Abrégé :
(EN) A semiconductor substrate (1) has a front surface, and a rear surface on the reverse side of the front surface. Gate wiring (2) and first and second front surface electrodes (3, 4) are formed on the front surface of the semiconductor substrate (1). The first and second front surface electrodes (3, 4) are separated from each other by means of the gate wiring (2). An insulating film (7) is covering the gate wiring (2). Over the gate wiring (2), an electrode layer (8) is formed on the insulating film (7) and the first and second front surface electrodes (3, 4). A rear surface electrode (9) is formed on the rear surface of the semiconductor substrate (1). A first plated electrode (10) is formed on the electrode layer (8). A second plated electrode (11) is formed on the rear surface electrode (9).
(FR) Un substrat semi-conducteur (1) a une surface avant, et une surface arrière sur le côté arrière de la surface avant. Un câblage de grille (2) et des première et seconde électrodes de surface avant (3, 4) sont formés sur la surface avant du substrat semi-conducteur (1). Les première et seconde électrodes de surface avant (3, 4) sont séparées l'une de l'autre au moyen du câblage de grille (2). Un film isolant (7) recouvre le câblage de grille (2). Sur le câblage de grille (2), une couche d'électrode (8) est formée sur le film isolant (7) et les première et seconde électrodes de surface avant (3, 4). Une électrode de surface arrière (9) est formée sur la surface arrière du substrat semi-conducteur (1). Une première électrode plaquée (10) est formée sur la couche d'électrode (8). Une seconde électrode plaquée (11) est formée sur l'électrode de surface arrière (9).
(JA) 半導体基板(1)は互いに対向する表面及び裏面を持つ。ゲート配線(2)及び第1及び第2の表面電極(3,4)が半導体基板(1)の表面に形成されている。第1及び第2の表面電極(3,4)はゲート配線(2)により互いに分割されている。絶縁膜(7)がゲート配線(2)を覆っている。電極層(8)がゲート配線(2)を跨いで絶縁膜(7)及び第1及び第2の表面電極(3,4)の上に形成されている。裏面電極(9)が半導体基板(1)の裏面に形成されている。第1のめっき電極(10)が電極層(8)の上に形成されている。第2のめっき電極(11)が裏面電極(9)の上に形成されている。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Japonais (JA)
Langue de dépôt : Japonais (JA)