Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018125463) CIRCUIT BISTABLE À TRANSISTORS À FAIBLE FUITE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/125463 N° de la demande internationale : PCT/US2017/063448
Date de publication : 05.07.2018 Date de dépôt international : 28.11.2017
CIB :
H03K 3/037 (2006.01) ,H03K 3/356 (2006.01) ,H03K 3/012 (2006.01)
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
3
Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
02
Générateurs caractérisés par le type de circuit ou par les moyens utilisés pour produire des impulsions
027
par l'utilisation de circuits logiques, avec réaction positive interne ou externe
037
Circuits bistables
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
3
Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
02
Générateurs caractérisés par le type de circuit ou par les moyens utilisés pour produire des impulsions
353
par l'utilisation, comme éléments actifs, de transistors à effet de champ avec réaction positive interne ou externe
356
Circuits bistables
H ÉLECTRICITÉ
03
CIRCUITS ÉLECTRONIQUES FONDAMENTAUX
K
TECHNIQUE DE L'IMPULSION
3
Circuits pour produire des impulsions électriques; Circuits monostables, bistables ou multistables
01
Détails
012
Modifications du générateur pour améliorer le temps de réponse ou pour diminuer la consommation d'énergie
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
AUGUSTINE, Charles; US
RIOS, Rafael; US
PAUL, Somnath; US
KHELLAH, Muhammad M.; US
Mandataire :
PARKER, Wesley E.; US
AUYEUNG, Al; US
BERNADICOU, Michael A.; US
BLAIR, Steven R.; US
BLANK, Eric S.; US
BRASK, Justin K.; US
COFIELD, Michael A.; US
COWGER, Graciela G.; US
DANSKIN, Timothy A.; US
FORD, Stephen S.; US
HALEVA, Aaron S.; US
MAKI, Nathan R.; US
MARLINK, Jeffrey S.; US
MOORE, Michael S.; US
RASKIN, Vladimir; US
STRAUSS, Ryan N.; US
SULLIVAN, Stephen; US
WANG, Yuke; US
WARD, Jonathan M.; US
YATES, Steven D.; US
Données relatives à la priorité :
15/392,55928.12.2016US
Titre (EN) FLIP-FLOP CIRCUIT WITH LOW-LEAKAGE TRANSISTORS
(FR) CIRCUIT BISTABLE À TRANSISTORS À FAIBLE FUITE
Abrégé :
(EN) Embodiments include apparatuses, methods, and systems for a flip-flop circuit with low-leakage transistors. The flip-flop circuit may be coupled to a logic circuit of an integrated circuit to store data for the logic circuit when the logic circuit is in a sleep state. The flip-flop circuit may pass a data signal for the logic circuit along a signal path. A capacitor may be coupled between the signal path and ground to store a value of the data signal when the logic circuit is in the sleep state. A low-leakage transistor, such as an IGZO transistor, may be coupled between the capacitor and the signal path and may selectively turn on when the logic circuit transitions from the active state to the sleep state to store the value of the data signal in the capacitor. Other embodiments may be described and claimed.
(FR) La présente invention concerne, selon des modes de réalisation, des procédés et des systèmes pour un circuit bistable à transistors à faible fuite. Le circuit bistable peut être couplé à un circuit logique d'un circuit intégré pour stocker des données pour le circuit logique lorsque le circuit logique est dans un état de veille. Le circuit bistable peut transmettre un signal de données pour le circuit logique le long d'un trajet de signal. Un condensateur peut être couplé entre le trajet de signal et le sol pour stocker une valeur du signal de données lorsque le circuit logique est dans l'état de veille. Un transistor à faible fuite, tel qu'un transistor IGZO, peut être couplé entre le condensateur et le trajet de signal et peut s'activer de manière sélective lorsque le circuit logique passe de l'état actif à l'état de veille pour stocker la valeur du signal de données dans le condensateur. La présente invention concerne également d'autres modes de réalisation.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)