Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018125082) TRANSISTORS RICHES EN GE UTILISANT UNE COUCHE DE RÉDUCTION DE RÉSISTANCE DE CONTACT SOURCE/DRAIN RICHE EN SI
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/125082 N° de la demande internationale : PCT/US2016/068886
Date de publication : 05.07.2018 Date de dépôt international : 28.12.2016
CIB :
H01L 29/78 (2006.01) ,H01L 29/66 (2006.01) ,H01L 29/73 (2006.01) ,H01L 29/423 (2006.01) ,H01L 21/8238 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
70
Dispositifs bipolaires
72
Dispositifs du type transistor, c.à d. susceptibles de répondre en continu aux signaux de commande appliqués
73
Transistors bipolaires à jonction
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
40
Electrodes
41
caractérisées par leur forme, leurs dimensions relatives ou leur disposition relative
423
ne transportant pas le courant à redresser, à amplifier ou à commuter
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232
Technologie à effet de champ
8234
Technologie MIS
8238
Transistors à effet de champ complémentaires, p.ex. CMOS
Déposants :
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
GLASS, Glenn A.; US
MURTHY, Anand S.; US
JAMBUNATHAN, Karthik; US
MADDOX, Scott J.; US
GHANI, Tahir; US
Mandataire :
BRODSKY, Stephen I.; US
Données relatives à la priorité :
Titre (EN) GE-RICH TRANSISTORS EMPLOYING SI-RICH SOURCE/DRAIN CONTACT RESISTANCE REDUCING LAYER
(FR) TRANSISTORS RICHES EN GE UTILISANT UNE COUCHE DE RÉDUCTION DE RÉSISTANCE DE CONTACT SOURCE/DRAIN RICHE EN SI
Abrégé :
(EN) Techniques are disclosed for forming transistors for forming Ge-rich transistors employing a Si-rich source/drain (S/D) contact resistance reducing layer. As can be understood based on this disclosure, the Si-rich layer may be utilized at a given S/D-contact interface to improve contact resistance, as Si-rich material (e.g., Si or SiGe with less than 50% Ge concentration by atomic percentage) can be more heavily doped than Ge-rich material (e.g., Ge or SiGe with greater than 50% Ge concentration by atomic percentage). The techniques may include forming the Si-rich layer on {111} faceting of a given Ge-rich S/D region, as such faceting provides enhanced density of states (DOS) overlap between the materials. The techniques may include employing an etch stop layer to either preserve the Si-rich layer during contact trench etch processing or to preserve the S/D {111} faceting to allow formation of the Si-rich layer thereon through the contact trench.
(FR) La présente invention concerne des techniques de formation de transistors permettant de former des transistors riches en Ge utilisant une couche de réduction de résistance de contact source/drain (S/D) riche en Si. Comme il est possible de le comprendre sur la base de cette invention, la couche riche en Si peut être utilisée à une interface de contact S/D donnée pour améliorer la résistance de contact, étant donné qu'un matériau riche en Si (par exemple, du Si ou du SiGe ayant moins de 50 % de concentration en Ge par pourcentage atomique) peut être plus fortement dopé qu'un matériau riche en Ge (par exemple, du Ge ou du SiGe ayant une concentration en Ge supérieure à 50 % en pourcentage atomique). Les techniques peuvent consister à former la couche riche en Si sur le facettage {111} d'une région de S/D riche en Ge donnée, sachant qu'un tel facettage fournit une densité améliorée d'états (DOS) se chevauchant entre les matériaux. Les techniques peuvent consister à utiliser une couche d'arrêt de gravure pour préserver la couche riche en Si pendant le traitement de gravure de tranchée de contact ou pour préserver le facettage {111} de S/D afin de permettre la formation de la couche riche en Si sur ce dernier à travers la tranchée de contact.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)