Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018123422) RÉSISTANCE PAVÉ ET SON PROCÉDÉ DE PRODUCTION
Document

明 細 書

発明の名称 チップ抵抗器およびその製造方法

技術分野

0001  

背景技術

0002   0003  

発明の概要

0004   0005   0006   0007  

図面の簡単な説明

0008  

発明を実施するための形態

0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058   0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070   0071   0072   0073   0074   0075   0076   0077   0078   0079   0080   0081  

請求の範囲

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15   16   17   18   19   20   21   22   23   24   25   26   27   28   29   30   31   32  

図面

1   2   3A   3B   4   5   6   7   8   9   10   11A   11B   11C   11D   12   13   14A   14B   15A   15B   16   17   18A   18B   19A   19B   19C   19D   20   21A   21B   22   23A   23B   23C   23D   24   25A   25B   26   27   28   29A   29B   30   31   32A   32B   33  

明 細 書

発明の名称 : チップ抵抗器およびその製造方法

技術分野

[0001]
 本開示は、チップ抵抗器およびその製造方法に関する。

背景技術

[0002]
 あるチップ抵抗器では、基板の上面に抵抗体が形成され、抵抗体の各端部にそれぞれ導通する裏面電極が基板の下面に形成されている。裏面電極は、一般的に、Agを含むメタルグレーズからなる。
[0003]
 チップ抵抗器は、半田によって回路基板に実装される。図33は、従来のチップ抵抗器A100を回路基板101に実装した状態を示す断面図である。図33において、チップ抵抗器A100は、回路基板101の配線パターン102に、半田103を介して実装されている。回路基板101の熱膨張と、チップ抵抗器A100の基板1の熱膨張との相違が大きいと、温度サイクルがかかった場合に、熱膨張の相違により発生する熱応力が半田103に作用し、半田103にクラック104が発生する場合がある。特に、チップ抵抗器A100(基板1)が大きいほど、熱膨張の相違により発生する熱応力が大きくなるので、クラック104が発生する可能性が高くなる。車載用などには、大型(例えば3.2mm×1.6mm)のチップ抵抗器A100が用いられており、クラック104の発生が懸念されている。

発明の概要

[0004]
 本開示は先述した事情に鑑み、熱膨張の相違により発生する熱応力を緩和し、クラックの発生を抑制することができるチップ抵抗器およびその製造方法を提供することをその課題の一つとする。
[0005]
 本開示の第1の側面によると、チップ抵抗器が提供される。前記チップ抵抗器は、基板と、2つの上面電極と、抵抗体と、応力緩和層と、金属薄膜層と、2つの側面電極と、めっき層と、を備える。前記基板は、厚さ方向において互いに反対側を向く搭載面および実装面を有する。前記2つの上面電極は、前記基板の前記搭載面の第1および第2端にそれぞれ配置されている。抵抗体は、前記基板の前記搭載面において2つの前記上面電極の間に搭載され、かつ2つの前記上面電極に導通する。前記応力緩和層は、前記基板の前記実装面に形成された可とう性を有する。前記金属薄膜層は、前記応力緩和層において、前記基板の前記実装面に対向する面とは反対側を向く面に形成されている。前記金属薄膜層は、前記基板の長手方向に離間した2つの導電領域を有する。前記2つの側面電極は、2つの前記上面電極と前記金属薄膜層の2つの前記導電領域とを相互に導通させる。前記めっき層は、前記側面電極および前記金属薄膜層を覆う。
[0006]
 本開示の第2の側面によると、チップ抵抗器の製造方法が提供される。前記製造方法は、厚さ方向において互いに反対側を向く搭載面および実装面を有するシート状基板を用意することと、前記シート状基板の前記搭載面に、互いに離間した2つの上面電極を形成することと、前記シート状基板の前記搭載面のうち、2つの前記上面電極に挟まれた領域に、2つの前記上面電極と導通する抵抗体を搭載することと、前記実装面に可とう性を有する応力緩和層を形成することと、前記応力緩和層の、前記シート状基板とは反対側の面に2つの領域を有する金属薄膜層を形成することと、前記シート状基板を、2つの前記上面電極が離間する方向を短手方向とする複数の帯状基板に分割することと、前記帯状基板の長手方向の第1および第2端に沿って位置する側面、前記搭載面および前記実装面に、2つの前記上面電極と前記金属薄膜層の2つの領域とを相互に導通させる2つの側面電極を形成することと、前記側面電極および前記金属薄膜層を覆うめっき層を形成することと、を備える。
[0007]
 本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。

図面の簡単な説明

[0008]
[図1] 本開示の第1実施形態にかかるチップ抵抗器を示す平面図である。
[図2] 図1のチップ抵抗器を示す底面図である。
[図3A] 図1のIII-III線に沿う断面図である。
[図3B] 図3Aのチップ抵抗器の一部を拡大した部分拡大断面図である。
[図4] 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。
[図5] 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。
[図6] 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。
[図7] 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。
[図8] 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。
[図9] 図1のチップ抵抗器の製造方法にかかる工程を示す平面図である。
[図10] 図1のチップ抵抗器の製造方法にかかる工程を示す底面図である。
[図11A-D] 図1のチップ抵抗器の製造方法にかかる工程を示す正面図である。
[図12] 図1のチップ抵抗器の製造方法にかかる工程を示す斜視図である。
[図13] 図1のチップ抵抗器の製造方法にかかる工程を示す斜視図である。
[図14A] 図1のチップ抵抗器の製造方法にかかる工程を示す斜視図である。
[図14B] 図14Aのチップ抵抗器の正面図である。
[図15A] 図1のチップ抵抗器の製造方法にかかる工程を示す斜視図である。
[図15B] 図15Aのチップ抵抗器の正面図である。
[図16] 図1のチップ抵抗器を回路基板に実装した状態を示す断面図である。
[図17] 本開示の第2実施形態にかかるチップ抵抗器を示す底面図である。
[図18A] 図17のチップ抵抗器を示す断面図である。
[図18B] 図18Aのチップ抵抗器の一部を拡大した部分拡大断面図である。
[図19A-D] 図17のチップ抵抗器の製造方法にかかる工程を示す正面図である。
[図20] 本開示の第3実施形態にかかるチップ抵抗器を示す底面図である。
[図21A] 図20のチップ抵抗器を示す断面図である。
[図21B] 図21Aのチップ抵抗器の一部を拡大した部分拡大断面図である。
[図22] 図20のチップ抵抗器の製造方法にかかる工程を示す底面図である。
[図23A-D] 図20のチップ抵抗器の製造方法にかかる工程を示す正面図である。
[図24] 本開示の第4実施形態にかかるチップ抵抗器を示す底面図である。
[図25A] 図24のチップ抵抗器を示す断面図である。
[図25B] 図25Aのチップ抵抗器の一部を拡大した部分拡大断面図である。
[図26] 本開示の第5実施形態にかかるチップ抵抗器を示す平面図である。
[図27] 図26のXXVII-XXVII線に沿う断面図である。
[図28] 本開示の第6実施形態にかかるチップ抵抗器を示す底面図である。
[図29A] 図28のチップ抵抗器を示す断面図である。
[図29B] 図29Aのチップ抵抗器の一部を拡大した部分拡大断面図である。
[図30] 図28のチップ抵抗器の応力緩和層の周辺の一部を拡大した部分拡大断面図である。
[図31] 本開示の第7実施形態にかかるチップ抵抗器を示す底面図である。
[図32A] 図31のチップ抵抗器を示す断面図である。
[図32B] 図32Aのチップ抵抗器の一部を拡大した部分拡大断面図である。
[図33] 従来のチップ抵抗器を回路基板に実装した状態を示す断面図である。

発明を実施するための形態

[0009]
 実施するための形態(以下「実施形態」という。)について、添付図面に基づいて説明する。
[0010]
 〔第1実施形態〕
 図1~図3Bに基づき、本開示の第1実施形態にかかるチップ抵抗器A1について説明する。図1は、チップ抵抗器A1を示す平面図である。図2は、チップ抵抗器A1を示す底面図である。図3Aは、図1のIII-III線に沿う断面図である。図3Bは、図3Aの一部を拡大した部分拡大断面図である。なお、図1および図2は、理解の便宜上、後述するめっき層35および保護膜5を省略している。また、これらの図において、基板1などの厚さ方向(平面視方向)をz方向、基板1の長手方向をx方向、基板1の短手方向をy方向として説明する(以下の図においても同様とする。)。
[0011]
 これらの図に示すチップ抵抗器A1は、実装対象となる回路基板に表面実装される形式のものである。本実施形態のチップ抵抗器A1は、基板1、抵抗体2、電極3および保護膜5を備える。平面視におけるチップ抵抗器A1の形状は、矩形状である。チップ抵抗器A1は、いわゆる厚膜(メタルグレーズ皮膜)チップ抵抗器である。
[0012]
 基板1は、図1~図3Bに示すように、抵抗体2を搭載し、かつチップ抵抗器A1を実装対象となる回路基板に実装するための部材である。基板1は、電気絶縁体である。本実施形態においては、基板1は、たとえばアルミナ(Al 23)からなる。チップ抵抗器A1の使用時に、抵抗体2より発生した熱を外部に放熱しやすくするため、基板1は、熱伝導率が高い材質であることが好ましい。基板1は、搭載面11、実装面12および側面13を有する。平面視における基板1の形状は、矩形状であり、基板1の厚さ方向(z方向)の寸法は、100~500μmである。
[0013]
 搭載面11は、図3A-Bに示す基板1の上面であり、抵抗体2が搭載される面である。実装面12は、図3A-Bに示す基板1の下面であり、チップ抵抗器A1を回路基板に実装する際に利用される面である。搭載面11と実装面12は、基板1の厚さ方向(z方向)において互いに反対側を向いている。側面13は、図1~図3Bに示すように、搭載面11および実装面12に対し直交し、かつ基板1の長手方向(x方向)を向く2つの面である。側面13は、搭載面11と実装面12との間に位置している。
[0014]
 抵抗体2は、電流を制限するまたは電流を検出するなどの機能を果たすものである。平面視における抵抗体2の形状は、基板1の長手方向(x方向)に延びる帯状である。抵抗体2は、基板1の搭載面11において後述する2つの上面電極31の間に搭載され、かつ2つの上面電極31に導通している。抵抗体2は、たとえばRuO 2またはAg-Pd合金などの抵抗材料からなり、当該抵抗材料を含むペーストを印刷および焼成することで形成される。また、平面視における抵抗体2の形状は帯状であるが、当該形状をたとえばサーペンタイン状とするなど、いずれの形状とすることもできる。抵抗体2は、トリミング溝21を有する。
[0015]
 トリミング溝21は、図1および図3Aに示すように、基板1の厚さ方向(z方向)に貫通する溝である。トリミング溝21は、抵抗体2の抵抗値を所要の値に調整するために形成される。本実施形態においては、平面視における形状がL字状のトリミング溝21が抵抗体2に形成されている。なお、トリミング溝21の形状および数は限定されない。
[0016]
 電極3は、図1~図3Bに示すように、抵抗体2と導通するとともに、チップ抵抗器A1と実装対象となる回路基板の配線パターンとを相互接続するための、基板1の長手方向(x方向)に互いに離間した2つの導電部材である。電極3は、x方向において抵抗体2を挟んだ両側に配置されている。本実施形態においては、電極3は、上面電極31、金属薄膜層32、側面電極33、応力緩和層34およびめっき層35を有する。
[0017]
 上面電極31は、図1および図3A-Bに示すように、基板1の搭載面11の両端(第1および第2端)に配置され、かつ基板1の長手方向(x方向)に互いに離間した2つの部分である。平面視における上面電極31の形状は、矩形状である。本実施形態においては、上面電極31の一部が、搭載面11と抵抗体2との間に挟まれた構成となっている。なお、抵抗体2の一部が上面電極31と搭載面11との間に挟まれた構成でもよい。上面電極31は、たとえばAgを含むメタルグレーズからなり、Agを含むペーストを印刷および焼成することで形成される。なお、上面電極31の材質および形状は限定されない。
[0018]
 応力緩和層34は、図2および図3A-Bに示すように、基板1の実装面12上の両端(第1および第2端)に配置され、かつ基板1の長手方向(x方向)に互いに離間した2つの緩和領域341を有する。平面視における応力緩和層34の緩和領域341の形状は、上面電極31と略同一である。なお、応力緩和層34の緩和領域341の形状は限定されない。応力緩和層34は、たとえばエポキシ樹脂やシリコーン樹脂などの可とう性を有する合成樹脂からなり、合成樹脂ペーストを印刷および硬化させることで形成される。本実施形態においては、応力緩和層34を絶縁性の合成樹脂ペーストとしているが、たとえばAgを含む導電性の合成樹脂ペーストとしてもよい。つまり、応力緩和層34は、絶縁性か導電性かにかかわらず、可とう性を有する材質であればよい。応力緩和層34の厚さ方向(z方向)の寸法は、10~50μmである。当該寸法は小さすぎると、応力緩和層34の可とう性が損なわれるので、熱膨張の相違による応力を緩和しにくくなる。一方、大きすぎると、チップ抵抗器A1の厚さ方向(z方向)の寸法が大きくなってしまう。また、応力緩和層34の形成工程での硬化のための時間が長くなり製造効率が悪くなる。当該寸法は、基板1および実装対象となる回路基板の物性の相違による熱応力の大きさや、基板1の大きさなどに応じて、適宜設計される。
[0019]
 金属薄膜層32は、図2および図3A-Bに示すように、各々の応力緩和層34において、基板1の実装面12に対向する面とは反対側を向く面に形成され、かつ基板1の長手方向(x方向)に離間した2つの導電領域321を有する。平面視における金属薄膜層32の導電領域321の形状は、応力緩和層34の緩和領域341と略同一形状であり、緩和領域341より小さい(図2参照)。なお、金属薄膜層32の導電領域321の形状は限定されない。金属薄膜層32は、スパッタリング法により、たとえばNi-Cr合金を成膜することで形成される。金属薄膜層32の厚さ方向(z方向)の寸法は、数10~数100nmである。なお、金属薄膜層32の材質は限定されず、合成樹脂を含まない導電性の金属であればよい。
[0020]
 各々の金属薄膜層32の導電領域321は、基板1の実装面12における電極3の一部として機能するとともに、応力緩和層34に接するめっき層35の領域を小さくする役割を果たしている。応力緩和層34が電気絶縁体である場合、応力緩和層34に直接、めっき層35を形成することが困難である。このため、金属薄膜層32を備えることによって、応力緩和層34が電気絶縁体であっても、応力緩和層34の上にめっき層35を形成することができる。
[0021]
 本実施形態においては、各々の金属薄膜層32の導電領域321は、各々の応力緩和層34の緩和領域341のうち基板1の長手方向(x方向)において互いに向かい合う端面341aおよびその近傍を露出させている(図3B参照)が、これに限られない。また、本実施形態においては、各々の導電領域321は、基板1の短手方向(y方向)を向き、かつ端面341aにつながる緩和領域341の面およびその近傍も露出させている(図2参照)が、これに限られない。各々の導電領域321は、応力緩和層34とめっき層35とが接する領域を小さくするように、応力緩和層34とめっき層35との間に形成されていればよい。
[0022]
 側面電極33は、図1~図3Bに示すように、基板1の側面13にそれぞれ配置され、かつ基板1の長手方向(x方向)に互いに離間した2つの部分である。側面電極33は、側面13に加え、上面電極31および金属薄膜層32の導電領域321のそれぞれ一部を覆っている。すなわち、側面電極33は、側面13に配置された部分と、平面視において基板1の搭載面11および実装面12と重なる部分とを有する。側面電極33により、上面電極31と金属薄膜層32の導電領域321とが相互に導通している。したがって、上面電極31および側面電極33によって、抵抗体2は金属薄膜層32の導電領域321と導通している。本実施形態においては、側面電極33は、たとえばAgを含むメタルグレーズからなり、Agを含むペーストを印刷および焼成することで形成される。なお、側面電極33の材質および形状は限定されないし、形成方法も限定されない。
[0023]
 めっき層35は、図3A-Bに示すように、上面電極31の一部と、金属薄膜層32の導電領域321および側面電極33とを覆い、かつ基板1の長手方向(x方向)に互いに離間した2つの部分である。めっき層35は、内側めっき層351および外側めっき層352を有する。内側めっき層351は、上面電極31の一部、金属薄膜層32の導電領域321および側面電極33を覆っており、上面電極31、金属薄膜層32の導電領域321および側面電極33を熱や衝撃から保護する機能を果たす。本実施形態においては、内側めっき層351は、Niめっき層からなる。外側めっき層352は、内側めっき層351を覆っている。本実施形態においては、外側めっき層352は、Snめっき層からなる。外側めっき層352に半田が付着して、外側めっき層352が半田と一体化することで、チップ抵抗器A1と実装対象となる回路基板の配線パターンとが相互接続される。本実施形態においては、内側めっき層351はNiめっき層からなるため、内側めっき層351に半田を直接付着させることが困難である。したがって、Snめっき層からなる外側めっき層352が必要となる。
[0024]
 保護膜5は、図3A-Bに示すように、抵抗体2を覆い、抵抗体2を外部から保護する機能を果たす部材である。保護膜5は、下部保護膜51および上部保護膜52を有する。下部保護膜51は、抵抗体2の表面(図3A-Bに示す抵抗体2の上面)を覆っている。下部保護膜51は、たとえばガラスからなり、ガラスを含むペーストを印刷および焼成することで形成される。上部保護膜52は、基板1の一部と、抵抗体2と、下部保護膜51と、上面電極31の一部とを覆っている。上部保護膜52は、たとえばエポキシ樹脂からなり、エポキシ樹脂を含むペーストを印刷および硬化させることで形成される。なお、下部保護膜51および上部保護膜52の材質および形状は限定されない。
[0025]
 次に、図4~図15Bに基づき、チップ抵抗器A1の製造方法について説明する。
[0026]
 図4~図9は、チップ抵抗器A1の製造方法にかかる工程を示す平面図である。図10は、チップ抵抗器A1の製造方法にかかる工程を示す底面図である。図11A-Dは、チップ抵抗器A1の製造方法にかかる工程を示す正面図である。図12~図13は、チップ抵抗器A1の製造方法にかかる工程を示す斜視図である。図14A-Bは、チップ抵抗器A1の製造方法にかかる工程を示す斜視図および正面図である。図15A-Bは、チップ抵抗器A1の製造方法にかかる工程を示す斜視図および正面図である。なお、図8~図15Bは、理解の便宜上、保護膜5の下部保護膜51を省略している。また、図12および図13は、理解の便宜上、抵抗体2、上面電極31、側面電極33および上部保護膜52について、それぞれの厚さを無視している。
[0027]
 最初に、図4に示すように、アルミナからなるシート状基板81を用意する。シート状基板81は、搭載面11および実装面12を有する。搭載面11と実装面12は、シート状基板81の厚さ方向(z方向)において互いに反対側を向いている。図4は、シート状基板81の搭載面11を示している。搭載面11においては、図4に示す縦方向(y方向)に複数の一次分割溝811が、図4に示す横方向(x方向)に複数の二次分割溝812が碁盤目状に形成されている。一次分割溝811および二次分割溝812は、搭載面11とは反対側の実装面12においても同一本数が形成されている(図示略)。一次分割溝811および二次分割溝812の平面視における位置は、搭載面11および実装面12ともに同一である。一次分割溝811と二次分割溝812とによって形成される区画が、チップ抵抗器A1の基板1に相当する領域である。
[0028]
 次いで、図5に示すように、シート状基板81の搭載面11上に、シート状基板81の一次分割溝811を跨ぐように上面電極31を形成する。本実施形態においては、上面電極31は、Agにガラスフリットを含有させたペーストを、搭載面11にシルクスクリーンを用いて印刷し、焼成炉により焼成することで形成される。当該工程により、互いに離間した2つの上面電極31が、搭載面11に形成される。
[0029]
 次いで、図6に示すように、シート状基板81の搭載面11のうち、上面電極31によりx方向に挟まれた領域に、上面電極31と導通する抵抗体2を搭載する。本実施形態においては、抵抗体2は、RuO 2またはAg-Pd合金などの金属にガラスフリットを含有させたペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで搭載される。なお、シート状基板81の搭載面11に、先に抵抗体2を搭載し、各抵抗体2により挟まれた領域に、各抵抗体2と導通する上面電極31を形成するようにしてもよい。
[0030]
 次いで、図7に示すように、抵抗体2の表面を覆う下部保護膜51を形成する。本実施形態においては、下部保護膜51は、ガラスを含むペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで形成される。当該工程の後工程である、抵抗体2にトリミング溝21を形成する工程では、トリミング溝21をレーザにより形成するため、抵抗体2に熱衝撃が作用するとともに、抵抗体2の微粒子が発生する。そこで、下部保護膜51は、前記熱衝撃を緩和しつつ、前記微粒子が抵抗体2に再付着して、抵抗体2の抵抗値が変動することを防止する機能を果たす。
[0031]
 次いで、図8に示すように、抵抗体2を貫通するトリミング溝21を抵抗体2に形成する。トリミング溝21は、レーザトリミング装置(図示略)により形成される。トリミング溝21の形成手順は次のとおりである。最初に、抵抗体2の長手方向(x方向)に延出する2つの端面のうち、一方の端面から他方の端面に向かって、抵抗体2を流れる電流の方向(x方向)に対し直交する方向(y方向)に沿ってトリミング溝21を形成する。次いで、抵抗体2の抵抗値が、チップ抵抗器A1の所要の値に近い値まで上昇した後、抵抗体2を流れる電流の方向(x方向)と平行になるように、そのまま向きを90°転換してトリミング溝21を形成する。抵抗体2の抵抗値が、チップ抵抗器A1の所要の値になったとき、トリミング溝21の形成を終了する。当該工程により、平面視における形状がL字状のトリミング溝21が抵抗体2に形成される。なお、トリミング溝21は、抵抗体2の長手方向(x方向)の両端(第1および第2端)に、抵抗値測定用のプローブ(図示略)を当接した状態の下で形成される。
[0032]
 次いで、図9に示すように、シート状基板81の搭載面11上に、上部保護膜52を形成する。このとき、抵抗体2に加え、上面電極31および基板1のそれぞれの一部が上部保護膜52に覆われる。本実施形態においては、上部保護膜52は、シート状基板81の二次分割溝812を跨ぐように、シート状基板81の一次分割溝811に沿って延びる複数の帯状に形成される。また、本実施形態においては、上部保護膜52は、エポキシ樹脂を含むペーストを、シルクスクリーンを用いて印刷し、硬化させることで形成される。なお、上部保護膜52は、図7に示す保護膜5の下部保護膜51と同様に、各々の抵抗体2ごとに分離された状態となるように形成してもよい。
[0033]
 次いで、図10に示すように、シート状基板81の実装面12上に、一次分割溝811を跨ぐように応力緩和層34を形成する。応力緩和層34および上面電極31の平面視における位置および大きさは、略同一である。本実施形態においては、応力緩和層34は、エポキシ樹脂またはシリコーン樹脂を含むペーストを、実装面12にシルクスクリーンを用いて印刷し、硬化させることで形成される。当該工程により、互いに離間した2つの緩和領域341となる応力緩和層34が、実装面12に形成される。
[0034]
 次いで、図11A-Dに示すように、シート状基板81の実装面12上に、金属薄膜層32を形成する。図11Aは、図10に示す状態、すなわち、シート状基板81の実装面12上に応力緩和層34を形成した状態の正面図を示している。
[0035]
 次いで、図11Bに示すように、シート状基板81の実装面12上に、マスキング膜9を形成する。マスキング膜9は、各応力緩和層34の基板1とは反対側の面(以下では「表面」とする)の中央付近(当該面の各端部以外)を露出させる開口を設けるように形成される。本実施形態においては、マスキング膜9は、炭酸カルシウムを含むペーストを、実装面12にシルクスクリーンを用いて印刷し、硬化させることで形成される。
[0036]
 次いで、図11Cに示すように、シート状基板81の実装面12上に、金属薄膜層32を形成する。金属薄膜層32は、スパッタリング法により、Ni-Cr合金を成膜することで形成される。金属薄膜層32は、マスキング膜9が形成されていない領域にのみ形成される。したがって、各応力緩和層34の表面の中央付近にのみ、金属薄膜層32が形成される。
[0037]
 次いで、図11Dに示すように、マスキング膜9を除去する。当該工程により、応力緩和層34の表面に、金属薄膜層32が形成される。
[0038]
 次いで、図12に示すように、シート状基板81を、シート状基板81の一次分割溝811で切断し、複数の帯状基板86に分割する。このとき、帯状基板86の長手方向(y方向)に沿って、側面13が帯状基板86の両側にそれぞれ形成される。
[0039]
 次いで、図13に示すように、帯状基板86の長手方向(y方向)に沿う側面13と、搭載面11および実装面12のそれぞれ一部とに、側面電極33を形成する。本実施形態においては、側面電極33は、Agにガラスフリットを含有させたペーストを印刷し、焼成炉により焼成することで形成される。なお、側面電極33は、スパッタリング法により形成してもよい。側面電極33の形成にあたっては、側面13と、側面13と直交して配置されている上面電極31および金属薄膜層32の導電領域321の表面の一部とが、側面電極33に一体として覆われるようにする(導電領域321について図示略)。このとき、側面電極33は、上面電極31、応力緩和層34および金属薄膜層32の側面13に沿ったそれぞれの端部に接する。当該工程により、上面電極31と金属薄膜層32の導電領域321とが、側面電極33によって相互に導通する。
[0040]
 次いで、図14A-Bに示すように、帯状基板86を、帯状基板86の二次分割溝812で切断し、複数の個片87に分割する。図14Aは斜視図であり、図14Bは正面図である。このとき、側面電極33の形状は、基板1を挟むコの字状となる。また、側面電極33は、上面電極31および金属薄膜層32のそれぞれの表面の一部に形成された側面電極33の部位を挟んだ両端に位置する、基板1の搭載面11および実装面12の一部にもそれぞれ形成される。
[0041]
 次いで、図15A-Bに示すように、めっき層35(内側めっき層351および外側めっき層352)を形成する。図15Aは斜視図であり、図15Bは正面図である。なお、図15Bにおいては、上面電極31、金属薄膜層32の導電領域321、側面電極33および応力緩和層34の緩和領域341を破線で示している。具体的には、まず、個片87において、金属薄膜層32の導電領域321、側面電極33および上面電極31を覆う内側めっき層351を形成する。そして、内側めっき層351を覆う外側めっき層352を形成する。本実施形態においては、内側めっき層351はNiめっき、外側めっき層352はSnめっきによりそれぞれ形成される。当該工程により、抵抗体2と導通する2つの電極3が形成される。以上の工程を経ることにより、チップ抵抗器A1が製造される。
[0042]
 図16は、チップ抵抗器A1を回路基板に実装した状態を示す断面図である。図16において、チップ抵抗器A1は、基板1の実装面12を回路基板101側に向けて、両端に形成された1対の電極3を、半田103によって、それぞれ配線パターン102に接続されて、回路基板101に実装されている。半田103と外側めっき層352とは一体となっている。
[0043]
 回路基板101の熱膨張と、チップ抵抗器A100の基板1の熱膨張との相違が大きいと、温度サイクルがかかった場合に、熱膨張の相違により発生した応力が半田103に作用する。ここで、本実施形態によれば、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。このため、熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和することができる。したがって、クラックの発生を抑制することができる。
[0044]
 また、本実施形態によれば、金属薄膜層32が、応力緩和層34とめっき層35との間に形成されている。これにより、めっき層35と応力緩和層34とが直接接する領域が小さくなるので、応力緩和層34が電気絶縁体であってもめっき層35を容易に形成することができる。金属薄膜層32は、スパッタリング法などにより形成されるので、合成樹脂を含まない金属の薄膜層とすることができる。
[0045]
 また、本実施形態によれば、応力緩和層34の緩和領域341が金属薄膜層32の導電領域321によって完全に覆われていないので、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができる。
[0046]
 〔第2実施形態〕
 図17~図19Dに基づき、本開示の第2実施形態にかかるチップ抵抗器A2について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
[0047]
 図17は、チップ抵抗器A2を示す底面図である。なお、図17は、理解の便宜上、めっき層35を省略している。図18Aは、チップ抵抗器A2を示す断面図であり、チップ抵抗器A1における図3Aと同様の断面図である。図18Bは、図18Aの一部を拡大した部分拡大断面図である。なお、チップ抵抗器A2の平面図は、図1と同様なので省略している。図19A-Dは、チップ抵抗器A2の製造方法にかかる工程を示す正面図である。
[0048]
 本実施形態のチップ抵抗器A2は、図17および図18A-Bに示すように、各々の金属薄膜層32の導電領域321が、各々の応力緩和層34の緩和領域341のうち基板1の長辺方向(x方向)において互いに向かい合う端面341aおよびその近傍を覆っている。また、本実施形態においては、各々の導電領域321は、基板1の短手方向(y方向)を向き、かつ端面341aにつながる緩和領域341の面およびその近傍も覆っている。すなわち、各々の緩和領域341において、端面341aとは反対側を向く面と、基板1の実装面12に対向する面とを除く全ての面を導電領域321が覆っている点で、チップ抵抗器A1と異なる。
[0049]
 次に、図19A-Dに基づき、チップ抵抗器A2の製造方法について説明する。チップ抵抗器A2の製造方法は、先述したチップ抵抗器A1の製造方法に対して、図11A-Dに示す金属薄膜層32を形成する工程が異なっている。その他の工程については、チップ抵抗器A1の製造方法と同一である。
[0050]
 チップ抵抗器A2の金属薄膜層32を形成する工程は、図19Bに示すように、マスキング膜9が形成される領域が、チップ抵抗器A1の金属薄膜層32を形成する工程(図11B参照)の場合と異なる。本実施形態では、マスキング膜9は、各応力緩和層34の表面および各端面をすべて露出させるように形成される。したがって、金属薄膜層32は、各応力緩和層34の表面および各端面を覆うように形成される(図19C-D参照)。
[0051]
 本実施形態によっても、チップ抵抗器A1と同様に、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。また、金属薄膜層32が、応力緩和層34とめっき層35との間に形成されているので、めっき層35を形成しやすい。特に、チップ抵抗器A1では覆われていなかった、応力緩和層34の緩和領域341の端面341a、端面341aにつながり、かつ基板1の短手方向(y方向)を向く面、およびこれらの面の近傍も、金属薄膜層32の導電領域321に覆われている。したがって、めっき層35と合成樹脂を含んでいる応力緩和層34とが直接接する領域がなくなって、よりめっき層35を形成しやすい。
[0052]
 なお、金属薄膜層32の導電領域321は、応力緩和層34の緩和領域341の端面341aにつながる各端面およびその近傍を覆うが、端面341aおよびその近傍は露出させるようにしてもよい。また、逆に、端面341aおよびその近傍を覆うが、端面341aにつながる各端面およびその近傍は露出させるようにしてもよい。これらの場合、応力緩和層34の緩和領域341が金属薄膜層32の導電領域321によって完全に覆われていないので、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができる。
[0053]
 応力緩和層34の緩和領域341のうち金属薄膜層32の導電領域321に覆われている部分が小さいほど、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができるが、めっき層35を形成しにくくなる。一方、応力緩和層34の緩和領域341のうち金属薄膜層32の導電領域321に覆われている部分が大きいほど、めっき層35を形成しやすくなるが、熱応力を緩和させにくくなる。金属薄膜層32の導電領域321が応力緩和層34の緩和領域341をどの程度覆うように形成するかは、熱応力の緩和の観点と、めっき層35の形成しやすさの観点とから、適宜設計すればよい。
[0054]
 〔第3実施形態〕
 図20~図23Dに基づき、本開示の第3実施形態にかかるチップ抵抗器A3について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
[0055]
 図20は、チップ抵抗器A3を示す底面図である。なお、図20は、理解の便宜上、めっき層35を省略している。図21Aは、チップ抵抗器A3を示す断面図であり、チップ抵抗器A1における図3Aと同様の断面図である。図21Bは、図21Aの一部を拡大した部分拡大断面図である。なお、チップ抵抗器A3の平面図は、図1と同様なので省略している。図22は、チップ抵抗器A3の製造方法にかかる工程を示す底面図である。図23A-Dは、チップ抵抗器A2の製造方法にかかる工程を示す正面図である。
[0056]
 本実施形態のチップ抵抗器A3は、基板1の実装面12において、基板1の長手方向(x方向)の一方端から他方端まで連続して応力緩和層34の緩和領域341が形成されている点で、チップ抵抗器A1と異なる。本実施形態においては、応力緩和層34を電気絶縁体である合成樹脂とする必要がある。
[0057]
 次に、図22~図23Dに基づき、チップ抵抗器A3の製造方法について説明する。チップ抵抗器A3の製造方法は、先述したチップ抵抗器A1の製造方法に対して、図10に示す応力緩和層34を形成する工程と、図11A-Dに示す金属薄膜層32を形成する工程が異なっている。その他の工程については、チップ抵抗器A1の製造方法と同一である。
[0058]
 チップ抵抗器A3の応力緩和層34を形成する工程では、図22に示すように、シート状基板81の実装面12上に、図22の横方向(x方向)に一方端から他方端まで連続した応力緩和層34を形成する。そして、チップ抵抗器A3の金属薄膜層32を形成する工程では、図23A-Dに示すように、応力緩和層34の表面の、基板1に対して各上面電極31に向かい合う位置に、金属薄膜層32を形成する。
[0059]
 本実施形態によっても、チップ抵抗器A1と同様に、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。また、金属薄膜層32が、応力緩和層34とめっき層35との間に形成されているので、めっき層35を形成しやすい。また、応力緩和層34の緩和領域341が金属薄膜層32の導電領域321によって完全に覆われていないので、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができる。さらに、応力緩和層34の形成が容易になる(図22参照)ので、製造工程が簡略化できる。
[0060]
 なお、応力緩和層34の緩和領域341は、基板1の実装面12上の全面に形成するようにしてもよい。この場合、応力緩和層34を形成する工程(図22参照)では、シート状基板81の実装面12上の全面に応力緩和層34を形成すればよい。したがって、応力緩和層34の形成がより容易になるので、製造工程がより簡略化できる。
[0061]
 〔第4実施形態〕
 図24および図25A-Bに基づき、本開示の第4実施形態にかかるチップ抵抗器A4について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
[0062]
 図24は、チップ抵抗器A4を示す底面図である。なお、図24は、理解の便宜上、めっき層35を省略している。図25Aは、チップ抵抗器A4を示す断面図であり、チップ抵抗器A1における図3Aと同様の断面図である。図25Bは、図25Aの一部を拡大した部分拡大断面図である。なお、チップ抵抗器A4の平面図は、図1と同様なので省略している。
[0063]
 本実施形態のチップ抵抗器A4は、金属薄膜層32を備えておらず、側面電極33が金属薄膜層32を兼ねている点で、チップ抵抗器A1と異なる。本実施形態において、側面電極33は、基板1の実装面12における部分が、実装面12と平行に、応力緩和層34の緩和領域341の端面341aの近くまで延びている。また、側面電極33は、金属薄膜層32と同様に、スパッタリング法により、たとえばNi-Cr合金を成膜することで形成される。本実施形態においては、側面電極33の側面13に形成されている部分が「第2のスパッタ層」の一例に相当し、側面電極33の実装面12における延伸部分が「スパッタ層」の一例に相当する。
[0064]
 次に、チップ抵抗器A4の製造方法について説明する。チップ抵抗器A4の製造方法は、先述したチップ抵抗器A1の製造方法に対して、図11A-Dに示す金属薄膜層32を形成する工程が省略される点と、図13に示す側面電極33を形成する工程の内容とが異なる。本実施形態にかかる側面電極33は、スパッタリング法により形成される。その他の工程については、チップ抵抗器A1の製造方法と同一である。
[0065]
 本実施形態においては、チップ抵抗器A1の金属薄膜層32の導電領域321に相当する側面電極33の実装面12における部分と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、本実施形態においても、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。また、側面電極33の実装面12における部分が、応力緩和層34とめっき層35との間に形成されているので、めっき層35を形成しやすい。また、応力緩和層34の緩和領域341が側面電極33の実装面12における部分によって完全に覆われていないので、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができる。さらに、図11A-Dに示す金属薄膜層32を形成する工程が省略できるので、製造工程が簡略化できる。
[0066]
 〔第5実施形態〕
 図26および図27に基づき、本開示の第5実施形態にかかるチップ抵抗器A5について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
[0067]
 図26は、チップ抵抗器A5を示す平面図である。なお、図26は、理解の便宜上、めっき層35および保護膜5を省略している。図27は、図26のXXVII-XXVII線に沿う断面図である。なお、チップ抵抗器A5の底面図は、図2と同様なので省略している。
[0068]
 本実施形態のチップ抵抗器A5は、平面視における抵抗体2の形状と、保護膜5の構成とが、チップ抵抗器A1と異なる。平面視における抵抗体2の形状は、サーペンタイン状である。当該形状の抵抗体2は、スパッタリング法により基板1の搭載面11に抵抗体2を搭載した後、フォトリソグラフィを用いた手法によって形成することができる。この場合、抵抗体2は、たとえばNi-Cr合金からなる。すなわち、チップ抵抗器A5は、いわゆる薄膜チップ抵抗器である。また、本実施形態においては、保護膜5の下部保護膜51が省略されている。
[0069]
 本実施形態においては、チップ抵抗器A1と同様に、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。また、金属薄膜層32が、応力緩和層34とめっき層35との間に形成されているので、めっき層35を形成しやすい。また、応力緩和層34の緩和領域341が金属薄膜層32の導電領域321によって完全に覆われていないので、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができる。さらに、平面視における抵抗体2の形状をサーペンタイン状とすることで、チップ抵抗器A5の抵抗値を、チップ抵抗器A1よりも相対的に高くしつつ、抵抗値の精度向上を図ることができる。
[0070]
 〔第6実施形態〕
 図28~図30に基づき、本開示の第6実施形態にかかるチップ抵抗器A6について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
[0071]
 図28は、チップ抵抗器A6を示す底面図である。なお、図28は、理解の便宜上、めっき層35を省略している。図29Aは、チップ抵抗器A6を示す断面図であり、チップ抵抗器A1における図3Aと同様の断面図である。図29Bは、図29Aの一部を拡大した部分拡大断面図である。図30は、応力緩和層34の周辺の一部を拡大した部分拡大断面図である。なお、チップ抵抗器A6の平面図は、図1と同様なので省略している。
[0072]
 本実施形態のチップ抵抗器A6は、応力緩和層34の構成がチップ抵抗器A1と異なる。図29および図30に示すように、本実施形態にかかる応力緩和層34は、形状が薄片状である導電性粒子342が含有された合成樹脂からなる。本実施形態にかかる導電性粒子342は、炭素粒子である。なお、導電性粒子342は、Ag粒子であってもよい。導電性粒子342の厚さ方向に直交する方向の寸法は、長辺方向で5~15μm、短辺方向で2~5μmである。また、当該合成樹脂は、チップ抵抗器A1と同様に、たとえばエポキシ樹脂やシリコーン樹脂など可とう性を有する合成樹脂である。
[0073]
 本実施形態においては、チップ抵抗器A1と同様に、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、本実施形態においても、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。
[0074]
 また、本実施形態にかかる応力緩和層34には、形状が薄片状である導電性粒子342が含有されている。応力緩和層34は導電性を有するため、めっき層35が形成されやすくなる。また、投錨効果(アンカー効果)により応力緩和層34とめっき層35の内側めっき層351との密着性が向上し、熱応力によって応力緩和層34と内側めっき層351との界面に剥離が発生することを防止できる。
[0075]
 〔第7実施形態〕
 図31および図32A-Bに基づき、本開示の第7実施形態にかかるチップ抵抗器A7について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
[0076]
 図31は、チップ抵抗器A7を示す底面図である。なお、図31は、理解の便宜上、めっき層35を省略している。図32Aは、チップ抵抗器A7を示す断面図であり、チップ抵抗器A1における図3Aと同様の断面図である。図32Bは、図32Aの一部を拡大した部分拡大断面図である。なお、チップ抵抗器A7の平面図は、図1と同様なので省略している。
[0077]
 本実施形態のチップ抵抗器A7は、応力緩和層34の構成がチップ抵抗器A1と異なる。図32A-Bに示すように、本実施形態にかかる応力緩和層34は、第1層34aおよび第2層34bを有する。第1層34aは、基板1の実装面12に接し、かつ電気絶縁体である合成樹脂からなる。当該合成樹脂は、チップ抵抗器A1と同様に、たとえばエポキシ樹脂やシリコーン樹脂など可とう性を有する合成樹脂である。第2層34bは、第1層34aに積層され、かつ導電性粒子342が含有された合成樹脂からなる。第2層34bの構成は、チップ抵抗器A6の応力緩和層34の構成と同一である。したがって、本実施形態にかかる導電性粒子342は、形状が薄片状である炭素粒子である。なお、本実施形態においても、導電性粒子342は、形状が薄片状であるAg粒子であってもよい。
[0078]
 本実施形態においては、チップ抵抗器A1と同様に、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、本実施形態においても、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。
[0079]
 また、応力緩和層34は、基板1の実装面12に接する第1層34aと、第1層34aに積層された第2層34bとを有する。第1層34aは、電気絶縁体である合成樹脂からなる。また、第2層34bの構成は、チップ抵抗器A6の応力緩和層34の構成と同一である。このような構成をとることによって、第1層34aにより基板1と応力緩和層34との密着性の向上を図ることができる。また、導電性を有する第2層34bにより、めっき層35が形成されやすくなるとともに、投錨効果により応力緩和層34とめっき層35の内側めっき層351との密着性が向上する。したがって、基板1およびめっき層35の双方との密着性が高い応力緩和層34とすることができるため、実装された回路基板に対するチップ抵抗器A7の実装強度がより向上する。
[0080]
 本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
[0081]
 本開示は、以下の付記にかかる実施形態を含む。
[付記1]
 厚さ方向において互いに反対側を向く搭載面および実装面を有する基板と、
 前記基板の前記搭載面の第1および第2端にそれぞれ配置された2つの上面電極と、
 前記基板の前記搭載面において2つの前記上面電極の間に搭載され、かつ2つの前記上面電極に導通する抵抗体と、
 前記基板の前記実装面に形成された可とう性を有する応力緩和層と、
 前記応力緩和層において、前記基板の前記実装面に対向する面とは反対側を向く面に形成された金属薄膜層であって、前記基板の長手方向に離間した2つの導電領域を有する金属薄膜層と、
 2つの前記上面電極と前記金属薄膜層の2つの前記導電領域とを相互に導通させる2つの側面電極と、
 前記側面電極および前記金属薄膜層を覆うめっき層と、を備える、チップ抵抗器。
[付記2]
 前記応力緩和層は、シリコーン樹脂またはエポキシ樹脂からなる、付記1に記載のチップ抵抗器。
[付記3]
 前記応力緩和層は、導電性の合成樹脂からなる、付記1に記載のチップ抵抗器。
[付記4]
 前記応力緩和層は、形状が薄片状である導電性粒子が含有された合成樹脂からなる、付記3に記載のチップ抵抗器。
[付記5]
 前記導電性粒子は、炭素粒子を含む、付記4に記載のチップ抵抗器。
[付記6]
 前記応力緩和層は、第1層および第2層を有し、
 前記第1層は、前記基板の前記実装面に接し、前記第1層は、電気絶縁体である合成樹脂からなり、
 前記第2層は、前記第1層に積層され、前記第2層は、前記導電性粒子が含有された合成樹脂からなる、付記4または5に記載のチップ抵抗器。
[付記7]
 前記応力緩和層は、前記基板の前記実装面において、前記基板の長手方向の一方端から他方端まで連続して形成されている、付記1または2に記載のチップ抵抗器。
[付記8]
 前記応力緩和層は、前記基板の長手方向に互いに離間し、かつ前記基板の前記実装面の第1および第2端にそれぞれ形成された2つの緩和領域を有している、付記1ないし6のいずれかに記載のチップ抵抗器。
[付記9]
 各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を露出させ、かつ、各々の前記緩和領域の一部を覆っている、付記8に記載のチップ抵抗器。
[付記10]
 各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を覆っている、付記8に記載のチップ抵抗器。
[付記11]
 前記金属薄膜層は、スパッタ層を含む、付記1ないし10のいずれかに記載のチップ抵抗器。
[付記12]
 前記金属薄膜層は、Ni-Cr合金からなる、付記11に記載のチップ抵抗器。
[付記13]
 前記側面電極は、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に形成される第2のスパッタ層を有し、
 前記スパッタ層と前記第2のスパッタ層とは一体として形成される、付記11または12に記載のチップ抵抗器。
[付記14]
 前記側面電極は、Ni-Cr合金からなる、付記13に記載のチップ抵抗器。
[付記15]
 前記側面電極は、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に配置された部分と、平面視において前記搭載面および前記実装面に重なる部分とを有している、付記1ないし12のいずれかに記載のチップ抵抗器。
[付記16]
 前記めっき層は、Niめっき層およびSnめっき層を有する、付記1ないし15のいずれかに記載のチップ抵抗器。
[付記17]
 前記応力緩和層の厚さは、10~50μmである、付記1ないし16のいずれかに記載のチップ抵抗器。
[付記18]
 前記基板は、電気絶縁体である、付記1ないし17のいずれかに記載のチップ抵抗器。
[付記19]
 前記基板は、アルミナからなる、付記18に記載のチップ抵抗器。
[付記20]
 平面視における前記抵抗体の形状は、サーペンタイン状である、付記1ないし19のいずれかに記載のチップ抵抗器。
[付記21]
 前記抵抗体は、RuO 2またはAg-Pd合金を含む、付記1ないし20のいずれかに記載のチップ抵抗器。
[付記22]
 前記抵抗体は、前記基板の厚さ方向に貫通するトリミング溝を有する、付記1ないし21のいずれかに記載のチップ抵抗器。
[付記23]
 前記抵抗体と、前記上面電極の一部と、を覆う保護膜をさらに備える、付記1ないし22のいずれかに記載のチップ抵抗器。
[付記24]
 前記保護膜は、下部保護膜および上部保護膜を有する、付記23に記載のチップ抵抗器。
[付記25]
 前記下部保護膜は、ガラスを含む、付記24に記載のチップ抵抗器。
[付記26]
 前記上部保護膜は、エポキシ樹脂を含む、付記24または25に記載のチップ抵抗器。
[付記27]
 厚さ方向において互いに反対側を向く搭載面および実装面を有するシート状基板を用意することと、
 前記シート状基板の前記搭載面に、互いに離間した2つの上面電極を形成することと、
 前記シート状基板の前記搭載面のうち、2つの前記上面電極に挟まれた領域に、2つの前記上面電極と導通する抵抗体を搭載することと、
 前記実装面に可とう性を有する応力緩和層を形成することと、
 前記応力緩和層の、前記シート状基板とは反対側の面に2つの領域を有する金属薄膜層を形成することと、
 前記シート状基板を、2つの前記上面電極が離間する方向を短手方向とする複数の帯状基板に分割することと、
 前記帯状基板の長手方向の第1および第2端に沿って位置する側面、前記搭載面および前記実装面に、2つの前記上面電極と前記金属薄膜層の2つの領域とを相互に導通させる2つの側面電極を形成することと、
 前記側面電極および前記金属薄膜層を覆うめっき層を形成することと、を備える、チップ抵抗器の製造方法。
[付記28]
 前記金属薄膜層を形成することでは、スパッタリング法により前記金属薄膜層を形成する、付記27に記載のチップ抵抗器の製造方法。
[付記29]
 前記抵抗体を搭載することでは、印刷を用いた手法により、またはスパッタリング法およびフォトリソグラフィを用いた手法により、前記抵抗体を搭載する、付記27または28に記載のチップ抵抗器の製造方法。
[付記30]
 前記めっき層を形成することの前に、前記帯状基板を複数の個片に分割することをさらに備える、付記27ないし29のいずれかに記載のチップ抵抗器の製造方法。
[付記31]
 前記抵抗体に、前記抵抗体を貫通するトリミング溝を形成することをさらに備える、付記27ないし30のいずれかに記載のチップ抵抗器の製造方法。
[付記32]
 前記抵抗体と、前記上面電極の一部と、を覆う保護膜を形成することをさらに備える、付記27ないし31のいずれかに記載のチップ抵抗器の製造方法。

請求の範囲

[請求項1]
 厚さ方向において互いに反対側を向く搭載面および実装面を有する基板と、
 前記基板の前記搭載面の第1および第2端にそれぞれ配置された2つの上面電極と、
 前記基板の前記搭載面において2つの前記上面電極の間に搭載され、かつ2つの前記上面電極に導通する抵抗体と、
 前記基板の前記実装面に形成された可とう性を有する応力緩和層と、
 前記応力緩和層において、前記基板の前記実装面に対向する面とは反対側を向く面に形成された金属薄膜層であって、前記基板の長手方向に離間した2つの導電領域を有する金属薄膜層と、
 2つの前記上面電極と前記金属薄膜層の2つの前記導電領域とを相互に導通させる2つの側面電極と、
 前記側面電極および前記金属薄膜層を覆うめっき層と、を備える、チップ抵抗器。
[請求項2]
 前記応力緩和層は、シリコーン樹脂またはエポキシ樹脂からなる、請求項1に記載のチップ抵抗器。
[請求項3]
 前記応力緩和層は、導電性の合成樹脂からなる、請求項1に記載のチップ抵抗器。
[請求項4]
 前記応力緩和層は、形状が薄片状である導電性粒子が含有された合成樹脂からなる、請求項3に記載のチップ抵抗器。
[請求項5]
 前記導電性粒子は、炭素粒子を含む、請求項4に記載のチップ抵抗器。
[請求項6]
 前記応力緩和層は、第1層および第2層を有し、
 前記第1層は、前記基板の前記実装面に接し、前記第1層は、電気絶縁体である合成樹脂からなり、
 前記第2層は、前記第1層に積層され、前記第2層は、前記導電性粒子が含有された合成樹脂からなる、請求項4または5に記載のチップ抵抗器。
[請求項7]
 前記応力緩和層は、前記基板の前記実装面において、前記基板の長手方向の一方端から他方端まで連続して形成されている、請求項1または2に記載のチップ抵抗器。
[請求項8]
 前記応力緩和層は、前記基板の長手方向に互いに離間し、かつ前記基板の前記実装面の第1および第2端にそれぞれ形成された2つの緩和領域を有している、請求項1ないし6のいずれかに記載のチップ抵抗器。
[請求項9]
 各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を露出させ、かつ、各々の前記緩和領域の一部を覆っている、請求項8に記載のチップ抵抗器。
[請求項10]
 各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を覆っている、請求項8に記載のチップ抵抗器。
[請求項11]
 前記金属薄膜層は、スパッタ層を含む、請求項1ないし10のいずれかに記載のチップ抵抗器。
[請求項12]
 前記金属薄膜層は、Ni-Cr合金からなる、請求項11に記載のチップ抵抗器。
[請求項13]
 前記側面電極は、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に形成される第2のスパッタ層を有し、
 前記スパッタ層と前記第2のスパッタ層とは一体として形成される、請求項11または12に記載のチップ抵抗器。
[請求項14]
 前記側面電極は、Ni-Cr合金からなる、請求項13に記載のチップ抵抗器。
[請求項15]
 前記側面電極は、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に配置された部分と、平面視において前記搭載面および前記実装面に重なる部分とを有している、請求項1ないし12のいずれかに記載のチップ抵抗器。
[請求項16]
 前記めっき層は、Niめっき層およびSnめっき層を有する、請求項1ないし15のいずれかに記載のチップ抵抗器。
[請求項17]
 前記応力緩和層の厚さは、10~50μmである、請求項1ないし16のいずれかに記載のチップ抵抗器。
[請求項18]
 前記基板は、電気絶縁体である、請求項1ないし17のいずれかに記載のチップ抵抗器。
[請求項19]
 前記基板は、アルミナからなる、請求項18に記載のチップ抵抗器。
[請求項20]
 平面視における前記抵抗体の形状は、サーペンタイン状である、請求項1ないし19のいずれかに記載のチップ抵抗器。
[請求項21]
 前記抵抗体は、RuO 2またはAg-Pd合金を含む、請求項1ないし20のいずれかに記載のチップ抵抗器。
[請求項22]
 前記抵抗体は、前記基板の厚さ方向に貫通するトリミング溝を有する、請求項1ないし21のいずれかに記載のチップ抵抗器。
[請求項23]
 前記抵抗体と、前記上面電極の一部と、を覆う保護膜をさらに備える、請求項1ないし22のいずれかに記載のチップ抵抗器。
[請求項24]
 前記保護膜は、下部保護膜および上部保護膜を有する、請求項23に記載のチップ抵抗器。
[請求項25]
 前記下部保護膜は、ガラスを含む、請求項24に記載のチップ抵抗器。
[請求項26]
 前記上部保護膜は、エポキシ樹脂を含む、請求項24または25に記載のチップ抵抗器。
[請求項27]
 厚さ方向において互いに反対側を向く搭載面および実装面を有するシート状基板を用意することと、
 前記シート状基板の前記搭載面に、互いに離間した2つの上面電極を形成することと、
 前記シート状基板の前記搭載面のうち、2つの前記上面電極に挟まれた領域に、2つの前記上面電極と導通する抵抗体を搭載することと、
 前記実装面に可とう性を有する応力緩和層を形成することと、
 前記応力緩和層の、前記シート状基板とは反対側の面に2つの領域を有する金属薄膜層を形成することと、
 前記シート状基板を、2つの前記上面電極が離間する方向を短手方向とする複数の帯状基板に分割することと、

 前記帯状基板の長手方向の第1および第2端に沿って位置する側面、前記搭載面および前記実装面に、2つの前記上面電極と前記金属薄膜層の2つの領域とを相互に導通させる2つの側面電極を形成することと、
 前記側面電極および前記金属薄膜層を覆うめっき層を形成することと、を備える、チップ抵抗器の製造方法。
[請求項28]
 前記金属薄膜層を形成することでは、スパッタリング法により前記金属薄膜層を形成する、請求項27に記載のチップ抵抗器の製造方法。
[請求項29]
 前記抵抗体を搭載することでは、印刷を用いた手法により、またはスパッタリング法およびフォトリソグラフィを用いた手法により、前記抵抗体を搭載する、請求項27または28に記載のチップ抵抗器の製造方法。
[請求項30]
 前記めっき層を形成することの前に、前記帯状基板を複数の個片に分割することをさらに備える、請求項27ないし29のいずれかに記載のチップ抵抗器の製造方法。
[請求項31]
 前記抵抗体に、前記抵抗体を貫通するトリミング溝を形成することをさらに備える、請求項27ないし30のいずれかに記載のチップ抵抗器の製造方法。
[請求項32]
 前記抵抗体と、前記上面電極の一部と、を覆う保護膜を形成することをさらに備える、請求項27ないし31のいずれかに記載のチップ抵抗器の製造方法。

図面

[ 図 1]

[ 図 2]

[ 図 3A]

[ 図 3B]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11A]

[ 図 11B]

[ 図 11C]

[ 図 11D]

[ 図 12]

[ 図 13]

[ 図 14A]

[ 図 14B]

[ 図 15A]

[ 図 15B]

[ 図 16]

[ 図 17]

[ 図 18A]

[ 図 18B]

[ 図 19A]

[ 図 19B]

[ 図 19C]

[ 図 19D]

[ 図 20]

[ 図 21A]

[ 図 21B]

[ 図 22]

[ 図 23A]

[ 図 23B]

[ 図 23C]

[ 図 23D]

[ 図 24]

[ 図 25A]

[ 図 25B]

[ 図 26]

[ 図 27]

[ 図 28]

[ 図 29A]

[ 図 29B]

[ 図 30]

[ 図 31]

[ 図 32A]

[ 図 32B]

[ 図 33]