Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018122517) PROCEDE DE REALISATION D'UN DISPOSITIF OPTOELECTRONIQUE COMPORTANT UNE ETAPE DE GRAVURE DE LA FACE ARRIERE DU SUBSTRAT DE CROISSANCE
Note: Texte fondé sur des processus automatiques de reconnaissance optique de caractères. Seule la version PDF a une valeur juridique

REVENDICATIONS

1. Procédé de fabrication d'un dispositif optoélectronique (1), comportant les étapes suivantes :

a) fournir un substrat (10) dit de croissance en un matériau semiconducteur, comportant une face avant (10s) et une face arrière (lOi) opposées l'une à l'autre ;

b) former, sur la face avant (10s), une pluralité de diodes (20), chaque diode (20) comportant une face inférieure (20i) reposant sur le substrat (10) ;

c) supprimer, à partir de la face arrière (lOi), au moins une portion ( 12 ; 13) du substrat (10) de manière à rendre libre la face inférieure (20i) d 'au moins une partie des diodes (20), la portion supprimée (12 ; 13) étant initialement située en regard de ladite partie de diodes (20) ;

le procédé étant caractérisé en ce que :

- l'étape a) comporte la réalisation d'une partie inférieure et d 'une partie supérieure du substrat (10) s'étendant chacune en regard des diodes (20), lesdites parties (11, 12) étant dopées selon un même type de conductivité, la partie inférieure ( 11) présentant un premier niveau de dopage, et la partie supérieure (12) présentant un deuxième niveau de dopage inférieur au premier niveau et s'étendant à partir de la face avant (10s) jusqu 'à la partie inférieure ( 11) avec une épaisseur (eref) homogène ;

- l'étape c) comportant une suppression de la partie inférieure (11) par gravure chimique sélective vis-à-vis de la partie supérieure ( 12).

2. Procédé selon la revendication 1, dans lequel l'étape c) comporte en outre une suppression par gravure chimique de la partie supérieure (12) du substrat (10), totale ou partielle dans un plan parallèle à la face avant (10s), de manière à rendre libre la face inférieure (20i) des diodes (20).

3. Procédé selon la revendication 1 ou 2, chaque diode comportant un élément semiconducteur (21) qui participe à former une jonction PN de la diode (20), la face inférieure (20i) de chaque diode (20) étant en contact électrique avec ledit élément semiconducteur (21), le procédé comportant une étape d) de formation d'au moins un premier plot conducteur (41) au contact de la face inférieure (20i) de ladite partie des diodes (20).

4. Procédé selon la revendication 3 , dans lequel :

- lors de l'étape b), les diodes (20) sont réparties spatialement en une pluralité d'ensembles (D) distincts de diodes (20), chaque ensemble (D) étant destiné à former un pixel (Px) du dispositif optoélectronique (1) ;

- lors de l'étape d), une pluralité de premiers plots conducteurs (41) distincts est formée, chaque premier plot conducteur (41) étant au contact de la face inférieure (20i) des diodes (20) d'un même ensemble (D).

5. Procédé selon la revendication 4, dans lequel :

- la partie supérieure (12) comporte des portions dites centrales (13) séparées les unes des autres, dans un plan parallèle à la face avant ( 10s), par des portions dites latérales (14), chaque portion centrale ( 13) étant située en regard d'un ensemble (D) de diodes (20) et les portions latérales ( 14) étant situées entre les ensembles (D) de diodes (20) ; et

- l'étape c) comporte une suppression partielle de la partie supérieure (12), dans un plan parallèle à la face avant (10s), de manière à supprimer les portions centrales (13) et à conserver les portions latérales (14), lesquelles forment ainsi des parois latérales (15) de maintien.

6. Procédé selon la revendication 5, dans lequel, lors de l'étape c), les portions centrales (13) sont gravées par gravure humide ou sèche.

7. Procédé selon la revendication 5 ou 6, dans lequel :

- l'étape a) comporte la réalisation desdites portions centrales (13) par dopage localisé de la partie supérieure (12) de sorte que lesdites portions centrales (13) présentent un niveau de dopage égal ou supérieur au premier niveau de dopage et que les portions latérales (14) présentent le deuxième niveau de dopage, chaque portion centrale (13) étant séparée des portions centrales (13) adjacentes par l'une desdites portions latérales ( 14), et chaque portion centrale (13) présentant une épaisseur (ei3) strictement inférieure à l'épaisseur (eref) de la partie supérieure (12) ;

- l'étape c) comporte, à la suite de la suppression de la partie inférieure (11), une phase d'amincissement du substrat (10) de sorte que la face arrière ( lOi) débouche sur les portions centrales (13), puis la suppression des portions centrales (13) par gravure chimique sélective vis-à-vis des portions latérales (14), de manière à rendre libre la face inférieure (20i) des ensembles (D) de diodes (20), les portions latérales ( 14) formant ainsi des parois latérales (15) de maintien.

8. Procédé selon l'une quelconque des revendications 5 à 7, ladite épaisseur (eref) de la partie supérieure (12) étant comprise entre 0 ,5μιη et 20μιη, de sorte que, à la suite de l'étape c), les parois latérales (15) de maintien présentent une hauteur comprise entre 0 ,5μιη et 20μιη .

9. Procédé selon la revendication 4 à 8 , dans lequel :

- l'étape b) comporte l'épitaxie des éléments semiconducteurs (21) à partir d 'une couche de nucléation (23) réalisée en un matériau électriquement isolant ;

- l'étape c) comporte en outre la suppression de portions de la couche de nucléation (23), de sorte qu'à la suite de l'étape d), les premiers plots conducteurs (41) sont au contact d'une surface inférieure (21i) des éléments semiconducteurs (21) formant la face inférieure (20i) des diodes (20).

10. Procédé selon la revendication 4 à 8 , dans lequel :

- l'étape b) comporte l'épitaxie des éléments semiconducteurs (21) à partir d 'une couche de nucléation (23) réalisée en un matériau conducteur ou semiconducteur, les premiers plots conducteurs (41) étant, à la suite de l'étape d), au contact d'une surface inférieure de la couche de nucléation (23) formant la face inférieure (20i) des diodes (20).

11. Procédé selon l'une quelconque des revendications 1 à 10 , dans lequel l'étape b) comporte le dépôt d 'une couche d'électrode (25) conductrice et au moins partiellement transparente recouvrant toutes les diodes (20), et dans lequel un deuxième plot conducteur (42) est en contact électrique avec la couche d 'électrode (25).

12. Procédé selon la revendication 11, dans lequel le deuxième plot conducteur (42) est situé du côté d'une surface dite inférieure de la couche d'électrode (25) orientée vers la face inférieure (20i), ou est situé du côté d 'une surface dite supérieure de la couche d'électrode (25) opposée à la surface inférieure.

13. Procédé selon l'une quelconque des revendications 1 à 12, dans lequel l'étape b) comporte le dépôt d 'une couche diélectrique (24) sur la face avant ( 10s) du substrat de croissance (10) ou sur une couche de nucléation (23), un ou des premiers plots conducteurs (41) étant au contact de la face inférieure (20i) des diodes (20), et étant électriquement isolés de la couche d'électrode (25) par la couche diélectrique (24).

14. Procédé selon l'une quelconque des revendications 1 à 13, dans lequel chaque diode (20) comporte un élément semiconducteur (21) tridimensionnel.

15. Procédé selon l'une quelconque des revendications 1 à 14, dans lequel le matériau semiconducteur du substrat (10) est du silicium dopé selon une conductivité de type P ou de type N.