WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018113356) STRUCTURE D'ENCAPSULATION DE PUCE ET SON PROCÉDÉ DE PRODUCTION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/113356 N° de la demande internationale : PCT/CN2017/102434
Date de publication : 28.06.2018 Date de dépôt international : 20.09.2017
CIB :
H01L 23/31 (2006.01) ,H01L 21/56 (2006.01)
Déposants : MICROARRAY MICROELECTRONICS CORP., LTD[CN/CN]; Apt 230, Bleg. Qinmin 166 Renai Road, Industrial Park Suzhou, Jiangsu 215000, CN
Inventeurs : LI, Yangyuan; CN
PI, Mengyue; CN
Mandataire : SUZHOU WISPRO INTELLECTUAL PROPERTY AGENCY; Anne XIE Apt 506, Building 99 999 Xinghu Street, Suzhou Industrial Park Suzhou, Jiangsu 215028, CN
Données relatives à la priorité :
201611192303.321.12.2016CN
Titre (EN) CHIP PACKAGE STRUCTURE AND MANUFACTURING METHOD THEREFOR
(FR) STRUCTURE D'ENCAPSULATION DE PUCE ET SON PROCÉDÉ DE PRODUCTION
(ZH) 芯片封装结构及其制造方法
Abrégé : front page image
(EN) A chip package structure and a manufacturing method therefor. The chip package structure comprises a substrate (2), a chip (3), a filling material (4), and a hard cover plate (6). The substrate (2) has a first surface (21) and a second surface (22) which are oppositely provided. The chip (3) comprises a functional surface (31) and a non-functional surface (32) which is provided opposite to the functional surface (31). The non-functional surface (32) of the chip (3) is mounted on the first surface (21) of the substrate (2). The filling material (4) is provided on the first surface (21) of the substrate (2) and is provided so as to surround the chip (3). The hard cover plate (6) covers on the functional surface (31) of the chip (3). The chip (3), the substrate (2), the filling material (4), and the hard cover plate (6) have thermal expansion coefficients that match one another, thereby being able to reduce the warpage of the chip.
(FR) La présente invention porte sur une structure d'encapsulation de puce et sur son procédé de fabrication. La structure d'encapsulation de puce comprend un substrat (2), une puce (3), un matériau de remplissage (4) et une plaque de revêtement dur (6). Le substrat (2) a une première surface (21) et une deuxième surface (22) qui sont opposées. La puce (3) comprend une surface fonctionnelle (31) et une surface non fonctionnelle (32) qui est disposée à l'opposé de la surface fonctionnelle (31). La surface non fonctionnelle (32) de la puce (3) est montée sur la première surface (21) du substrat (2). Le matériau de remplissage (4) est disposé sur la première surface (21) du substrat (2) et est disposé de façon à entourer la puce (3). La plaque de recouvrement dure (6) recouvre la surface fonctionnelle (31) de la puce (3). La puce (3), le substrat (2), le matériau de remplissage (4) et la plaque de recouvrement dure (6) ont des coefficients de dilatation thermique qui s'adaptent l'un à l'autre, ce qui permet de réduire le gauchissement de la puce.
(ZH) 一种芯片封装结构及其制造方法,芯片封装结构包括基板(2)、芯片(3)、填充材料(4)和硬质盖板(6)。基板(2)具有相对设置的第一表面(21)和第二表面(22)。芯片(3)包括功能面(31)和与功能面(31)相对设置的非功能面(32),芯片(3)的非功能面(32)安装在基板(2)的第一表面(21)上。填充材料(4)设置在基板(2)的第一表面(21)上围绕芯片(3)。硬质盖板(6)覆盖在芯片(3)的功能面(31)上。芯片(3)、基板(2)、填充材料(4)和硬质盖板(6)具有互相匹配的热膨胀系数;由此能够减少芯片的翘曲。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)