WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018106266) EMPILEMENT DE PUCES MICROÉLECTRONIQUES AYANT AU MOINS UNE PUCE MICROÉLECTRONIQUE TOURNÉE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/106266 N° de la demande internationale : PCT/US2016/066052
Date de publication : 14.06.2018 Date de dépôt international : 11.12.2016
CIB :
H01L 25/065 (2006.01) ,H01L 25/075 (2006.01) ,H01L 23/00 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
065
les dispositifs étant d'un type prévu dans le groupe H01L27/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
25
Ensembles consistant en une pluralité de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
03
les dispositifs étant tous d'un type prévu dans le même sous-groupe des groupes H01L27/-H01L51/132
04
les dispositifs n'ayant pas de conteneurs séparés
075
les dispositifs étant d'un type prévu dans le groupe H01L33/81
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
Déposants : INTEL CORPORATION[US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs : HIEMSTRA, Sheldon; CA
Mandataire : WINKLE, Robert, G.; US
Données relatives à la priorité :
Titre (EN) MICROELECTRONIC DIE STACK HAVING AT LEAST ONE ROTATED MICROELECTRONIC DIE
(FR) EMPILEMENT DE PUCES MICROÉLECTRONIQUES AYANT AU MOINS UNE PUCE MICROÉLECTRONIQUE TOURNÉE
Abrégé :
(EN) A microelectronic package may be fabricated having a microelectronic die stack attached to a microelectronic substrate, wherein the microelectronic die stack may include a first microelectronic die having an active surface and an opposing back surface, a first side and an opposing second side, wherein the first microelectronic die may include a plurality of primary bond pads on the active surface proximate the first side and at least one secondary bond pad on the active surface proximate the second side. The microelectronic die stack may further include a second microelectronic die having an active surface and an opposing back surface, wherein the back surface of the second microelectronic die is attached to the active surface of the first microelectronic die and wherein the second microelectronic die is rotated relative to the first microelectronic die to expose the at least one secondary bond pad of the first microelectronic die.
(FR) L'invention concerne un boîtier microélectronique qui peut être fabriqué ayant un empilement de puces microélectroniques fixées à un substrat microélectronique, l'empilement de puces microélectroniques pouvant comprendre une première puce microélectronique ayant une surface active et une surface arrière opposée, un premier côté et un second côté opposé, la première puce microélectronique pouvant comprendre une pluralité de plots de connexion primaires sur la surface active à proximité du premier côté et au moins un plot de connexion secondaire sur la surface active à proximité du second côté. L'empilement de puces microélectroniques peut en outre comprendre une seconde puce microélectronique ayant une surface active et une surface arrière opposée, la surface arrière de la seconde puce microélectronique étant fixée à la surface active de la première puce microélectronique et la seconde puce microélectronique étant tournée par rapport à la première puce microélectronique pour exposer l'au moins un plot de connexion secondaire de la première puce microélectronique.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)