WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018105258) DISPOSITIF SEMICONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/105258    N° de la demande internationale :    PCT/JP2017/038448
Date de publication : 14.06.2018 Date de dépôt international : 25.10.2017
CIB :
H01L 23/12 (2006.01), H01L 21/3205 (2006.01), H01L 21/768 (2006.01), H01L 23/522 (2006.01)
Déposants : HITACHI AUTOMOTIVE SYSTEMS, LTD. [JP/JP]; 2520, Takaba, Hitachinaka-shi, Ibaraki 3128503 (JP)
Inventeurs : WADA Shinichirou; (JP).
OSHIMA Takayuki; (JP)
Mandataire : TODA Yuji; (JP)
Données relatives à la priorité :
2016-237387 07.12.2016 JP
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMICONDUCTEUR
(JA) 半導体装置
Abrégé : front page image
(EN)The present invention narrows the space between wiring lines adjacent to each other, while suppressing decrease in the insulation reliability caused by ion migration between the wiring lines. According to the present invention, a semiconductor device which comprises a wiring layer wherein a first wiring line 7 and a second wiring line 8 adjacent to each other are covered by a resin layer is configured such that: the first wiring line 7 is formed on an insulating film 2; the second wiring line 8 is formed on a resin film 3 that is formed on the insulating film 2; and the potential applied to the first wiring line 7 and the potential applied to the second wiring line 8 are different from each other.
(FR)La présente invention vise à réduire l'espace entre des lignes de câblage mutuellement adjacentes, tout en supprimant la baisse de fiabilité d'isolation provoquée par la migration d'ions entre les lignes de câblage. Selon la présente invention, un dispositif semiconducteur qui comprend une couche de câblage dans laquelle une première ligne de câblage (7) et une deuxième ligne de câblage (8) mutuellement adjacentes sont recouvertes par une couche de résine, est conçu de telle sorte que : la première ligne de câblage (7) est formée sur un film isolant (2) ; la deuxième ligne de câblage (8) est formée sur un film en résine (3) qui est formé sur le film isolant (2) ; et le potentiel appliqué sur la première ligne de câblage (7) et le potentiel appliqué sur la deuxième ligne de câblage (8) sont différents l'un de l'autre.
(JA)互いに隣接する配線間のイオンマイグレーションに起因する絶縁性の信頼性の低下を抑制しながら、配線間の間隔を狭小化する。 互いに隣接する第1の配線7と第2の配線8とが樹脂層に覆われた配線層を有する半導体装置において、第1の配線7は絶縁膜2上に、第2の配線8は絶縁膜2上に形成される樹脂膜3上に設け、かつ第1の配線7に与えられる電位と第2の配線8に与えられる電位とが異なるようにする。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)