Recherche dans les collections de brevets nationales et internationales

1. (WO2018104830) DÉTECTION DE DÉPASSEMENT POUR DES ADDITIONNEURS DE SIGNE-MAGNITUDE

Pub. No.:    WO/2018/104830    International Application No.:    PCT/IB2017/057532
Publication Date: Fri Jun 15 01:59:59 CEST 2018 International Filing Date: Fri Dec 01 00:59:59 CET 2017
IPC: G06F 7/48
Applicants: INTERNATIONAL BUSINESS MACHINES CORPORATION
IBM (CHINA) INVESTMENT COMPANY LTD.
IBM DEUTSCHLAND GMBH
Inventors: MUELLER, Silvia Melitta
LEBER, Petra
LICHTENAU, Cedric
Title: DÉTECTION DE DÉPASSEMENT POUR DES ADDITIONNEURS DE SIGNE-MAGNITUDE
Abstract:
L'invention concerne un circuit qui est pourvu d'une logique de calcul arithmétique (201) configurée de sorte à ajouter ou à soustraire des opérandes de longueur variable afin de produire un résultat dans un format de données de signe-magnitude. Le circuit comprend également un détecteur de dépassement (210) afin de fournir un signal de dépassement indiquant si le résultat correspond à une longueur de résultat spécifiée l. Le détecteur de dépassement (210) agit sur les opérandes avant la logique de calcul arithmétique (201), produisant le résultat pour déterminer, indépendamment du résultat produit par la logique de calcul arithmétique (201), si le résultat correspond à la longueur de résultat spécifiée l.