Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018102645) PROCÉDÉ DE STRUCTURE MIXTE D'AGENCEMENT D'ÉLÉMENTS DE DIFFÉRENTES TAILLES POUR OPTIMISER L'UTILISATION DE ZONE SUR UNE PLAQUETTE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/102645 N° de la demande internationale : PCT/US2017/064141
Date de publication : 07.06.2018 Date de dépôt international : 01.12.2017
CIB :
G06K 19/077 (2006.01) ,H01L 21/78 (2006.01) ,H01L 21/822 (2006.01) ,G08B 13/24 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
K
RECONNAISSANCE DES DONNÉES; PRÉSENTATION DES DONNÉES; SUPPORTS D'ENREGISTREMENT; MANIPULATION DES SUPPORTS D'ENREGISTREMENT
19
Supports d'enregistrement pour utilisation avec des machines et avec au moins une partie prévue pour supporter des marques numériques
06
caractérisés par le genre de marque numérique, p.ex. forme, nature, code
067
Supports d'enregistrement avec des marques conductrices, des circuits imprimés ou des éléments de circuit à semi-conducteurs, p.ex. cartes d'identité ou cartes de crédit
07
avec des puces à circuit intégré
077
Détails de structure, p.ex. montage de circuits dans le support
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
G PHYSIQUE
08
SIGNALISATION
B
SYSTÈMES DE SIGNALISATION OU D'APPEL; TRANSMETTEURS D'ORDRES; SYSTÈMES D'ALARME
13
Alarmes contre les cambrioleurs, les voleurs ou tous intrus
22
Déclenchement électrique
24
par une interférence avec la distribution d'un champ électromagnétique
Déposants :
AVERY DENNISON RETAIL INFORMATION SERVICES, LLC [US/US]; 8080 Norton Parkway, 22D Mentor, Ohio 44060, US
Inventeurs :
FORSTER, Ian J.; GB
Mandataire :
RUIC, Amber C.; US
Données relatives à la priorité :
62/428,87301.12.2016US
Titre (EN) A MIXED STRUCTURE METHOD OF LAYOUT OF DIFFERENT SIZE ELEMENTS TO OPTIMIZE THE AREA USAGE ON A WAFER
(FR) PROCÉDÉ DE STRUCTURE MIXTE D'AGENCEMENT D'ÉLÉMENTS DE DIFFÉRENTES TAILLES POUR OPTIMISER L'UTILISATION DE ZONE SUR UNE PLAQUETTE
Abrégé :
(EN) A semiconductor wafer device that comprises a round wafer with a large surface area and a low cost per unit area is disclosed. The semiconductor wafer device comprises mixed size elements, such that a plurality of large devices are manufactured on the wafer, as well as a plurality of small devices are manufactured on the wafer. The small devices act as fill in elements for the wafer, as the plurality of large devices do not efficiently fill in the wafer. Typically, the large devices comprise strap or interposer devices and the small devices comprise chip devices. The chip devices attach to small RFID antennas and the interposer devices attach to larger structures, such as high frequency tags where the strap/interposer can act as a bridge from the center of an antenna coil to the outside.
(FR) L'invention concerne un dispositif de plaquette de semi-conducteur qui comprend une plaquette ronde ayant une grande surface et un faible coût par unité de surface. Le dispositif de plaquette de semi-conducteur comprend des éléments de taille mixte, de telle sorte qu'une pluralité des dispositifs de grande taille sont fabriqués sur la plaquette, et une pluralité des dispositifs de petite taille sont fabriqués sur la plaquette. Les dispositifs de petite taille agissent comme des éléments de remplissage pour la plaquette, car la pluralité des dispositifs de grande taille ne remplissent pas efficacement la plaquette. D’une manière générale, les dispositifs de grande taille comprennent des dispositifs de sangle ou d'interposeur et les dispositifs de petite taille comprennent des dispositifs à puce. Les dispositifs à puce se fixent à de petites antennes RFID et les dispositifs d'interposeur se fixent à des structures plus grandes, tels que des étiquettes à haute fréquence, la sangle/l'interposeur pouvant servir de pont depuis le centre d'une bobine d'antenne vers l'extérieur.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)