Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018101961) APPROCHES DE FORMATION DE MOTIFS LITHOGRAPHIQUES À ALIGNEMENT DE SURFACE POUR LA FABRICATION D'INTERCONNEXIONS « BACK END OF LINE » (BEOL)
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/101961 N° de la demande internationale : PCT/US2016/064684
Date de publication : 07.06.2018 Date de dépôt international : 02.12.2016
CIB :
H01L 21/768 (2006.01) ,H01L 21/027 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71
Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768
Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
027
Fabrication de masques sur des corps semi-conducteurs pour traitement photolithographique ultérieur, non prévue dans le groupe H01L21/18 ou H01L21/34187
Déposants :
BRISTOL, Robert L. [US/US]; US
LIN, Kevin L. [US/US]; US
BLACKWELL, James M. [CA/US]; US
INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95054, US
Inventeurs :
BRISTOL, Robert L.; US
LIN, Kevin L.; US
BLACKWELL, James M.; US
Mandataire :
BRASK, Justin, K.; US
Données relatives à la priorité :
Titre (EN) SURFACE-ALIGNED LITHOGRAPHIC PATTERNING APPROACHES FOR BACK END OF LINE (BEOL) INTERCONNECT FABRICATION
(FR) APPROCHES DE FORMATION DE MOTIFS LITHOGRAPHIQUES À ALIGNEMENT DE SURFACE POUR LA FABRICATION D'INTERCONNEXIONS « BACK END OF LINE » (BEOL)
Abrégé :
(EN) Surface-aligned lithographic patterning approaches for back end of line (BEOL) interconnect fabrication, and the resulting structures, are described. In an example, an integrated circuit structure includes a substrate. A plurality of alternating first and second conductive lines is along a first direction of a back end of line (BEOL) metallization layer in a first inter-layer dielectric (ILD) layer above the substrate. A conductive via is on and electrically coupled to one of the conductive lines of the plurality of alternating first and second conductive lines, the conductive via centered over the one of the conductive lines. A second ILD layer is above the plurality of alternating first and second conductive lines and laterally adjacent to the conductive via. The second ILD layer has an uppermost surface substantially co-planar with the flat top surface of the conductive via.
(FR) L'invention concerne des approches de formation de motifs lithographiques à alignement de surface pour la fabrication d’interconnexions « back end of line » (BEOL), et les structures obtenues. Dans un exemple, une structure de circuit intégré comprend un substrat. Une pluralité de premières et secondes lignes conductrices alternées sont disposées le long d'une première direction d'une couche de métallisation « back end of line » (BEOL) dans une première couche diélectrique inter-couche (ILD) disposée au-dessus du substrat. Un trou d'interconnexion conducteur est sur et électriquement couplé à l'une des lignes conductrices de la pluralité de premières et secondes lignes conductrices alternées, le trou d'interconnexion conducteur étant centré sur l'une des lignes conductrices. Une seconde couche ILD est au-dessus de la pluralité de premières et secondes lignes conductrices alternées et latéralement adjacente au trou d'interconnexion conducteur. La seconde couche ILD présente une surface supérieure sensiblement coplanaire à une surface supérieure plate du trou d'interconnexion conducteur.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)