Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018101367) SUBSTRAT SEMICONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/101367 N° de la demande internationale : PCT/JP2017/042919
Date de publication : 07.06.2018 Date de dépôt international : 29.11.2017
CIB :
H01L 21/205 (2006.01) ,C23C 16/34 (2006.01) ,C23C 16/42 (2006.01) ,H01L 21/338 (2006.01) ,H01L 29/778 (2006.01) ,H01L 29/812 (2006.01)
[IPC code unknown for H01L 21/205][IPC code unknown for C23C 16/34][IPC code unknown for C23C 16/42][IPC code unknown for H01L 21/338][IPC code unknown for H01L 29/778][IPC code unknown for H01L 29/812]
Déposants :
住友化学株式会社 SUMITOMO CHEMICAL COMPANY, LIMITED [JP/JP]; 東京都中央区新川二丁目27番1号 27-1, Shinkawa 2-chome, Chuo-ku, Tokyo 1048260, JP
Inventeurs :
山本 大貴 YAMAMOTO Taiki; JP
長田 剛規 OSADA Takenori; JP
Mandataire :
龍華国際特許業務法人 RYUKA IP LAW FIRM; 東京都新宿区西新宿1-6-1 新宿エルタワー22階 22F, Shinjuku L Tower, 1-6-1, Nishi-Shinjuku, Shinjuku-ku, Tokyo 1631522, JP
Données relatives à la priorité :
2016-23190230.11.2016JP
Titre (EN) SEMICONDUCTOR SUBSTRATE
(FR) SUBSTRAT SEMICONDUCTEUR
(JA) 半導体基板
Abrégé :
(EN) This semiconductor substrate comprises a silicon substrate, a reaction inhibition layer, a stress generation layer and an active layer, wherein the silicon substrate, the reaction inhibition layer, the stress generation layer and the active layer are positioned in the order of silicon substrate, reaction inhibition layer, stress generation layer and active layer. The reaction inhibition layer is a nitride crystal layer which inhibits the reaction between silicon atoms and group III atoms, the stress generation layer is a nitride crystal layer which generates compressive stress, and the active layer is a nitride crystal layer which forms an electronic element. The semiconductor substrate is further provided with a SiAlN layer having silicon atoms, aluminum atoms and nitrogen atoms as the main constituent elements thereof, between the silicon substrate and the reaction inhibition layer.
(FR) L'invention concerne un substrat semiconducteur comprenant un substrat de silicium, une couche d'inhibition de réaction, une couche de génération de contrainte et une couche active, le substrat de silicium, la couche d'inhibition de réaction, la couche de génération de contrainte et la couche active étant positionnées dans l'ordre du substrat de silicium, de la couche d'inhibition de réaction, de la couche de génération de contrainte et de la couche active. La couche d'inhibition de réaction est une couche de cristal de nitrure qui inhibe la réaction entre des atomes de silicium et des atomes de groupe III, la couche de génération de contrainte est une couche de cristal de nitrure qui génère une contrainte de compression, et la couche active est une couche de cristal de nitrure qui forme un élément électronique. Le substrat semiconducteur comprend en outre une couche de SiAlN ayant des atomes de silicium, des atomes d'aluminium et des atomes d'azote en tant qu'éléments constitutifs principaux de celui-ci, entre le substrat de silicium et la couche d'inhibition de réaction.
(JA) シリコン基板、反応抑制層、応力発生層および活性層を有し、シリコン基板、反応抑制層、応力発生層および活性層が、シリコン基板、反応抑制層、応力発生層、活性層の順に位置する半導体基板であって、反応抑制層が、シリコン原子とIII族原子との反応を抑制する窒化物結晶層であり、応力発生層が、圧縮応力を発生する窒化物結晶層であり、活性層が、電子素子が形成される窒化物結晶層であり、シリコン基板と反応抑制層との間に、シリコン原子、アルミニウム原子および窒素原子を主構成原子とするSiAlN層をさらに有する半導体基板を提供する。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)