Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018101275) DISPOSITIF DE CIRCUIT DE RÉSEAU NEURONAL, RÉSEAU NEURONAL, PROCÉDÉ DE TRAITEMENT DE RÉSEAU NEURONAL ET PROGRAMME D'EXÉCUTION DE RÉSEAU NEURONAL
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/101275 N° de la demande internationale : PCT/JP2017/042670
Date de publication : 07.06.2018 Date de dépôt international : 28.11.2017
CIB :
G06N 3/063 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
N
SYSTÈMES DE CALCULATEURS BASÉS SUR DES MODÈLES DE CALCUL SPÉCIFIQUES
3
Systèmes de calculateurs basés sur des modèles biologiques
02
utilisant des modèles de réseaux neuronaux
06
Réalisation physique, c. à d. mise en oeuvre matérielle de réseaux neuronaux, de neurones ou de parties de neurones
063
utilisant des moyens électroniques
Déposants :
国立大学法人東京工業大学 TOKYO INSTITUTE OF TECHNOLOGY [JP/JP]; 東京都目黒区大岡山2-12-1 2-12-1, Ookayama, Meguro-ku, Tokyo 1528550, JP
Inventeurs :
中原 啓貴 NAKAHARA Hiroki; JP
米川 晴義 YONEKAWA Haruyoshi; JP
Mandataire :
特許業務法人磯野国際特許商標事務所 ISONO INTERNATIONAL PATENT OFFICE, P.C.; 東京都港区虎ノ門一丁目1番18号 ヒューリック虎ノ門ビル Hulic Toranomon Building, 1-18, Toranomon 1-chome, Minato-ku, Tokyo 1050001, JP
Données relatives à la priorité :
2016-23538302.12.2016JP
Titre (EN) NEURAL NETWORK CIRCUIT DEVICE, NEURAL NETWORK, NEURAL NETWORK PROCESSING METHOD, AND NEURAL NETWORK EXECUTION PROGRAM
(FR) DISPOSITIF DE CIRCUIT DE RÉSEAU NEURONAL, RÉSEAU NEURONAL, PROCÉDÉ DE TRAITEMENT DE RÉSEAU NEURONAL ET PROGRAMME D'EXÉCUTION DE RÉSEAU NEURONAL
(JA) ニューラルネットワーク回路装置、ニューラルネットワーク、ニューラルネットワーク処理方法およびニューラルネットワークの実行プログラム
Abrégé :
(EN) [Problem] To provide a neural network circuit device that does not require a batch normalization circuit, a neural network, a neural network processing method, and a neural network execution program. [Solution] A binary neural network circuit (100) is provided with an input node for inputting input values x1-xn (xi) (binary) and an input unit (101) for inputting weights w1-wn (wi), an XNOR gate circuit (102) for receiving the input values x1-xn and weights w1-wn and taking the XNOR logic thereof, a multibit bias W' input unit (110) for inputting a multibit bias W', a summing circuit (103) for taking the sum total of each XNOR logic value and the multibit bias W', and an activation circuit (120) for outputting only a sign bit for a signal Y derived by summation.
(FR) Le problème décrit par la présente invention est de fournir un dispositif de circuit de réseau neuronal qui ne nécessite pas de circuit de normalisation de lot, un réseau neuronal, un procédé de traitement de réseau neuronal et un programme d'exécution de réseau neuronal. La Solution selon l'invention porte sur un circuit de réseau neuronal binaire (100) qui est pourvu d'un nœud d'entrée pour entrer des valeurs d'entrée x1-xn (xi) (binaire) et d'une unité d'entrée (101) pour entrer des poids w1-wn (wi), un circuit de porte XNOR (102) pour recevoir les valeurs d'entrée x1-xn et les poids w1-wn et prendre la logique XNOR de celui-ci, une unité d'entrée W' de biais multibit (110) pour entrer un biais multibit W', un circuit de sommation (103) pour prendre la somme totale de chaque valeur logique XNOR et du biais multibit W', et un circuit d'activation (120) pour délivrer uniquement un bit de signe pour un signal Y issu de la sommation.
(JA) 【課題】バッチ正規化回路が不要なニューラルネットワーク回路装置、ニューラルネットワーク、ニューラルネットワーク処理方法およびニューラルネットワークの実行プログラムを提供する。 【解決手段】2値化ニューラルネットワーク回路(100)は、入力値x1~xn(xi)(2値)を入力する入力ノードおよび重みw1~wn(wi)を入力する入力部(101)と、入力値x1~xnおよび重みw1~wnを受け取り、XNOR論理を取るXNORゲート回路(102)と、多ビットバイアスW'を入力する多ビットバイアスW'入力部(110)と、各XNOR論理値と多ビットバイアスW'との総和を取る総和回路(103)と、総和を取った信号Yに対して符号ビットのみを出力する活性化回路(120)と、を備える。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)