Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018100642) PANNEAU D'AFFICHAGE, TRANSISTOR DE FILM MINCE, ET PROCÉDÉ DE FABRICATION DE TRANSISTOR DE FILM MINCE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation
N° de publication : WO/2018/100642 N° de la demande internationale : PCT/JP2016/085415
Date de publication : 07.06.2018 Date de dépôt international : 29.11.2016
CIB :
G09F 9/00 (2006.01)
G PHYSIQUE
09
ENSEIGNEMENT; CRYPTOGRAPHIE; PRÉSENTATION; PUBLICITÉ; SCEAUX
F
PRÉSENTATION; PUBLICITÉ; ENSEIGNES; ÉTIQUETTES OU PLAQUES D'IDENTIFICATION; SCEAUX
9
Dispositifs d'affichage d'information variable, dans lesquels l'information est formée sur un support, par sélection ou combinaison d'éléments individuels
Déposants :
堺ディスプレイプロダクト株式会社 SAKAI DISPLAY PRODUCTS CORPORATION [JP/JP]; 大阪府堺市堺区匠町１番地 1, Takumicho, Sakai-ku, Sakai-shi, Osaka 5908522, JP
Inventeurs :
中川　英俊 NAKAGAWA, Hidetoshi; JP
Mandataire :
河野　英仁 KOHNO, Hideto; JP
河野　登夫 KOHNO, Takao; JP
Données relatives à la priorité :
Titre (EN) DISPLAY PANEL, THIN-FILM TRANSISTOR, AND METHOD OF MANUFACTURING THIN-FILM TRANSISTOR
(FR) PANNEAU D'AFFICHAGE, TRANSISTOR DE FILM MINCE, ET PROCÉDÉ DE FABRICATION DE TRANSISTOR DE FILM MINCE
(JA) 表示パネル、薄膜トランジスタ及び薄膜トランジスタの製造方法
Abrégé :
(EN) Provided are a display panel, a thin-film transistor, and a method of manufacturing the thin-film transistor, with which it is possible to prevent performance degradation due to inclusion of minute foreign matter. A display panel comprising a thin-film transistor that supplies a drive voltage for turning on or off a thin-film transistor for pixels that corresponds to each of a plurality of pixels arranged in a matrix on a substrate, wherein the thin-film transistor comprises a gate electrode film (10) formed on the surface of the substrate, a semiconductor layer (11) formed on the top side of the gate electrode film, a long source electrode film (13) formed on the semiconductor layer, and a plurality of long drain electrode films (14) formed on the semiconductor layer. The width of at least one of the drain electrode films is larger than the width of the source electrode film.
(FR) La présente invention concerne un panneau d'affichage, un transistor de film mince et un procédé de fabrication du transistor de film mince, au moyen desquels il est possible d'empêcher une dégradation des performances due à l'inclusion de minuscules corps étrangers. Un panneau d'affichage comprend : un transistor de film mince qui fournit une tension d'attaque pour allumer ou éteindre un transistor de film mince pour des pixels qui correspondent à chacun d'une pluralité de pixels agencés dans une matrice sur un substrat, le transistor de film mince comprenant un film d'électrode de grille (10) formé sur la surface du substrat, une couche semi-conductrice (11) formée sur le côté supérieur du film d'électrode de grille, un film d'électrode de source longue (13) formé sur la couche de semi-conducteur, et une pluralité de films d'électrode de drain longs (14) formés sur la couche de semi-conducteur. La largeur d'au moins un des films d'électrode de drain est supérieure à la largeur du film d'électrode de source.
(JA) 微小な異物混入による性能劣化を防止することができる表示パネル、薄膜トランジスタ及び薄膜トランジスタの製造方法を提供する。表示パネルは、基板上にマトリクス状に配置された複数の画素それぞれに対応する画素用薄膜トランジスタをオン／オフさせるための駆動電圧を供給する薄膜トランジスタを備える表示パネルであって、薄膜トランジスタは、基板の表面に形成されたゲート電極膜（１０）と、ゲート電極膜の上側に形成された半導体層（１１）と、半導体層上に形成された長尺のソース電極膜（１３）と、半導体層上に複数形成された長尺のドレイン電極膜（１４）とを備え、少なくとも一つのドレイン電極膜の幅は、ソース電極膜の幅より大きい。
 front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)