WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018100478) GESTION DE MÉMOIRE DU POINT DE COHÉRENCE LE PLUS BAS (LPC) À L'AIDE D'UN ADAPTATEUR DE COUCHE DE SERVICE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/100478    N° de la demande internationale :    PCT/IB2017/057408
Date de publication : 07.06.2018 Date de dépôt international : 27.11.2017
CIB :
G06F 13/28 (2006.01)
Déposants : INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, New York 10504 (US).
IBM UNITED KINGDOM LIMITED [GB/GB]; PO Box 41, North Harbour Portsmouth Hampshire PO6 3AU (GB) (MG only).
IBM (CHINA) INVESTMENT COMPANY LIMITED [CN/CN]; 25/F, Pangu Plaza No.27, Central North 4th Ring Road, Chaoyang District, Beijing 100101 (CN) (MG only)
Inventeurs : ARIMILLI, Lakshminarayana, Baba; (US).
STARKE, William; (US).
STUECHELI, Jeffrey; (US).
BENJAMINI, Yiftach; (US).
BLANER, Bartholomew; (US).
ADAR, Etai; (IL)
Mandataire : SHAW, Anita; (GB)
Données relatives à la priorité :
15/364,458 30.11.2016 US
Titre (EN) MANAGING LOWEST POINT OF COHERENCY (LPC) MEMORY USING SERVICE LAYER ADAPTER
(FR) GESTION DE MÉMOIRE DU POINT DE COHÉRENCE LE PLUS BAS (LPC) À L'AIDE D'UN ADAPTATEUR DE COUCHE DE SERVICE
Abrégé : front page image
(EN)Managing lowest point of coherency (LPC) memory using a service layer adapter, the adapter coupled to a processor and an accelerator on a host computing system, the processor configured for symmetric multi-processing, including receiving, by the adapter, a memory access instruction from the accelerator; retrieving, by the adapter, a real address for the memory access instruction; determining, using base address registers on the adapter, that the real address targets the LPC memory, wherein the base address registers direct memory access requests between the LPC memory and other memory locations on the host computing system; and sending, by the adapter, the memory access instruction and the real address to a media controller for the LPC memory, wherein the media controller for the LPC memory is attached to the adapter via a memory interface.
(FR)L’invention concerne la gestion de mémoire du point de cohérence le plus bas (LPC) à l'aide d'un adaptateur de couche de service, l'adaptateur étant couplé à un processeur et à un accélérateur sur un système informatique hôte, le processeur étant configuré pour un multi-traitement symétrique consistant à : recevoir, par le biais de l'adaptateur, une instruction d'accès à la mémoire à partir de l'accélérateur ; récupérer, par le biais de l'adaptateur, une adresse réelle pour l'instruction d'accès à la mémoire ; déterminer que l'adresse réelle cible la mémoire LPC à l'aide des registres d'adresse de base sur l'adaptateur, l'adresse de base enregistrant les demande d'accès direct à la mémoire entre la mémoire LPC et d'autres emplacements de mémoire sur le système informatique hôte ; et envoyer, par le biais de l'adaptateur, l'instruction d'accès à la mémoire ainsi que l'adresse réelle à un dispositif de commande média pour la mémoire LPC, le dispositif de commande média pour la mémoire LPC étant connecté à l'adaptateur par le biais d'une interface mémoire.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)