Recherche dans les collections de brevets nationales et internationales

1. (WO2018100456) COMMANDE D'ACCÈS MÉMOIRE POUR TRAITEMENT PARALLÉLISÉ

Pub. No.:    WO/2018/100456    International Application No.:    PCT/IB2017/057122
Publication Date: Fri Jun 08 01:59:59 CEST 2018 International Filing Date: Thu Nov 16 00:59:59 CET 2017
IPC: G06F 9/30
G06F 9/38
Applicants: CENTIPEDE SEMI LTD.
Inventors: LEVISON, Nadav
MIZRAHI, Noam
Title: COMMANDE D'ACCÈS MÉMOIRE POUR TRAITEMENT PARALLÉLISÉ
Abstract:
L'invention concerne un processeur (20) comprenant un pipeline mis en œuvre par matériel et un circuit de parallélisation. Le pipeline traite un code de programme. Le circuit de parallélisation crée un premier segment (antérieur) et un second segment (ultérieur) du code de programme devant être traité en parallèle. Chaque segment est une séquence ordonnée d'instructions dans le code du programme. Un dernier stockage dans une adresse mémoire est identifié dans le premier segment. Au cours du traitement parallélisé du premier segment et du second segment, le circuit de parallélisation commande les charges du second segment qui dépendent potentiellement du dernier stockage en fournissant, pendant le traitement des instructions du premier segment, une notification de libération lorsque l'adresse mémoire est disponible pour des instructions ultérieures, puis en générant, pendant le traitement des instructions du second segment, une charge de second segment qui dépend potentiellement du dernier stockage à des fins d’exécution après la notification de libération.