Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018098773) CIRCUIT DE DÉTECTION D'ERREUR DE SYNCHRONISATION, DÉCLENCHEUR ET VERROU
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2018/098773 N° de la demande internationale : PCT/CN2016/108226
Date de publication : 07.06.2018 Date de dépôt international : 01.12.2016
CIB :
H03K 19/003 (2006.01)
[IPC code unknown for H03K 19/03]
Déposants :
华为技术有限公司 HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; 中国广东省深圳市 龙岗区坂田华为总部办公楼 Huawei Administration Building Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventeurs :
张健 ZHANG, Jian; CN
唐样洋 TANG, Yangyang; CN
张臣雄 ZHANG, Chen-Xiong; CN
Mandataire :
北京中博世达专利商标代理有限公司 BEIJING ZBSD PATENT & TRADEMARK AGENT LTD.; 中国北京市 海淀区交大东路31号11号楼8层 8F, Building 11 No. 31 Jiaoda East Road, Haidian District Beijing 100044, CN
Données relatives à la priorité :
Titre (EN) TIMING ERROR DETECTION CIRCUIT, TRIGGER AND LATCH
(FR) CIRCUIT DE DÉTECTION D'ERREUR DE SYNCHRONISATION, DÉCLENCHEUR ET VERROU
(ZH) 一种侦测时序错误的电路、触发器和锁存器
Abrégé :
(EN) A timing error detection circuit, trigger and latch related to the field of electronic technology and capable of more accurately and quickly detecting a timing error of a chip. The circuit comprises a first control module (11), a second control module (12), a third control module (13) and a detection module (14). The first control module (11) has an input end (111) connected to a supply voltage (VDD), and an output end (112) connected to an input end (131) of the third control module (13) and a first input end (141) of the detection module (14). The second control module (12) has an input end (121) connected to ground (GND), and an output end (122) connected to an output end (132) of the third control module (13) and a second input end (142) of the detection module (14). The first control module (11) controls connection and disconnection between the output end (112) thereof and the input end (111) thereof according to a voltage at the control end (113) thereof. The second control module (12) controls connection and disconnection between the output end (122) thereof and the input end (121) thereof according to a voltage at the control end (123) thereof. The third control module (13) controls the output end (132) thereof to disconnect from the input end (131) thereof when a clock signal (CLK) at the control end (133) thereof is at a high level or a low level. The detection module (14) calculates voltages outputted from the output ends of the first control module (11) and the second control module (12) to generate a signal indicating whether a timing error occurs in a chip where the circuit is located.
(FR) Cette invention concerne un circuit de détection d'erreur de synchronisation, un déclencheur et un verrou, associés au domaine de la technologie électronique et capables de détecter plus précisément et rapidement une erreur de synchronisation d'une puce. Le circuit comprend un premier module de commande (11), un deuxième module de commande (12), un troisième module de commande (13) et un module de détection (14). Le premier module de commande (11) a une extrémité d'entrée (111) connectée à une tension d'alimentation (VDD), et une extrémité de sortie (112) connectée à une extrémité d'entrée (131) du troisième module de commande (13) et à une première extrémité d'entrée (141) du module de détection (14). Le deuxième module de commande (12) a une extrémité d'entrée (121) connectée à la masse (GND), et une extrémité de sortie (122) connectée à une extrémité de sortie (132) du troisième module de commande (13) et à une seconde extrémité d'entrée (142) du module de détection (14). Le premier module de commande (11) commande la connexion et la déconnexion entre l'extrémité de sortie (112) de celui-ci et l'extrémité d'entrée (111) de celui-ci en fonction d'une tension au niveau de l'extrémité de commande (113) de celui-ci. Le deuxième module de commande (12) commande la connexion et la déconnexion entre l'extrémité de sortie (122) de celui-ci et l'extrémité d'entrée (121) de celui-ci en fonction d'une tension au niveau de l'extrémité de commande (123) de celui-ci. Le troisième module de commande (13) commande l'extrémité de sortie (132) de celui-ci de sorte à ce qu'elle se déconnecte de l'extrémité d'entrée (131) de celui-ci lorsqu'un signal d'horloge (CLK) à l'extrémité de commande (133) de celui-ci est à un niveau élevé ou à un niveau bas. Le module de détection (14) calcule des tensions délivrées par les extrémités de sortie du premier module de commande (11) et du deuxième module de commande (12) pour générer un signal indiquant si une erreur de synchronisation se produit dans une puce dans laquelle le circuit est disposé.
(ZH) 一种侦测时序错误的电路、触发器和锁存器,涉及电子技术领域,能更准确且快速地侦测芯片的时序错误。该电路包括第一控制模块(11)、第二控制模块(12)、第三控制模块(13)和侦测模块(14)。第一控制模块(11)的输入端(111)连接电源电压(VDD),输出端(112)连接第三控制模块(13)的输入端(131)和侦测模块(14)的第一输入端(141);第二控制模块(12)的输入端(121)接地(GND),输出端(122)连接第三控制模块(13)的输出端(132)和侦测模块(14)的第二输入端(142)。第一控制模块(11)根据输入其控制端(113)的电压,控制其输出端(112)与其输入端(111)连接或断开;第二控制模块(12)根据输入其控制端(123)的电压,控制其输出端(122)与其输入端(121)断开或连接;第三控制模块(13)在输入其控制端(133)的时钟信号(CLK)为高电平或低电平时,控制其输出端(132)与其输入端(131)断开;侦测模块(14)对第一控制模块(11)和第二控制模块(12)的输出端输出的电压运算,生成指示该电路所在的芯片是否出现时序错误的侦测信号。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Chinois (ZH)
Langue de dépôt : Chinois (ZH)