Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018098650) STRUCTURE ET PROCÉDÉ D'ENCAPSULATION DE CIRCUIT INTÉGRÉ
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2018/098650 N° de la demande internationale : PCT/CN2016/107834
Date de publication : 07.06.2018 Date de dépôt international : 30.11.2016
CIB :
H01L 23/538 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52
Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
538
la structure d'interconnexion entre une pluralité de puces semi-conductrices se trouvant au-dessus ou à l'intérieur de substrats isolants
Déposants :
深圳修远电子科技有限公司 SHENZHEN XIUYUAN ELECTRONIC TECHNOLOGY CO., LTD [CN/CN]; 中国广东省深圳市 南山区蛇口街道沿山路18号中建工业大厦2栋6楼601 Room 601, Building 2, Zhongjian Industrial Building No.18 Yanshan Road, Shekou Street, Nanshan District Shenzhen, Guangdong 518067, CN
Inventeurs :
胡川 HU, Chuan; US
刘俊军 LIU, Junjun; US
郭跃进 GUO, Yuejin; US
普莱克爱德华⋅鲁道夫 PRACK, Edward Rudolph; US
Mandataire :
广州番禺容大专利代理事务所(普通合伙) GUANGZHOU PANYU RONDA PATENT AGENCY; 中国广东省广州市 越秀区东风中路300号之一金安大厦14楼B室 Room B, Floor 14, JinAn Building No. 300, Dong Feng Zhong Road, Yuexiu District Guangzhou, Guangdong 510030, CN
Données relatives à la priorité :
Titre (EN) INTEGRATED CIRCUIT PACKAGING STRUCTURE AND METHOD
(FR) STRUCTURE ET PROCÉDÉ D'ENCAPSULATION DE CIRCUIT INTÉGRÉ
(ZH) 集成电路封装结构及方法
Abrégé :
(EN) An integrated circuit packaging structure and method, wherein the integrated circuit packaging structure comprises: a substrate (100), the substrate being provided with a circuit layer (110) and fine wiring (210); a chip (400), the chip being provided with a fine pin (420) and a chip pin (410); the substrate (100) is provided with at least two of said chips (400), a chip pin (410) of at least one of said chips (400) being electrically connected to the circuit layer (110); an insulation patch (200) is provided on the circuit layer (110), the fine wiring (210) being provided on the insulation patch (200), while the fine pin (420) of the chip (400) is electrically connected to the fine wiring (210), at least two of said chips (400) being directly electrically connected by means of the fine wiring (210). The present invention provides fast transmission speed and improves chip performance.
(FR) L'invention concerne une structure et un procédé d'encapsulation de circuit intégré, la structure d'encapsulation de circuit intégré comprenant : un substrat (100), le substrat comprenant une couche de circuit (110) et un câblage fin (210); une puce (400), la puce comprenant une broche fine (420) et une broche de puce (410); le substrat (100) comprenant au moins deux desdites puces (400), une broche de puce (410) d'au moins une desdites puces (400) étant électriquement connectée à la couche de circuit (110); un patch d'isolation (200) étant disposé sur la couche de circuit (110), le câblage fin (210) étant disposé sur le patch d'isolation (200), tandis que la broche fine (420) de la puce (400) est électriquement connectée au câblage fin (210), au moins deux desdites puces (400) étant directement connectées électriquement au moyen du câblage fin (210). La présente invention fournit une vitesse de transmission rapide et améliore les performances de la puce.
(ZH) 一种集成电路封装结构及方法,其中集成电路封装结构包括:基板(100),所述基板(100)设有电路层(110)以及精细连线(210);芯片(400),所述芯片(400)设有精细引脚(420)、以及芯片引脚(410);所述基板(100)设有至少两个所述芯片(400),至少一个所述芯片(400)的所述芯片引脚(410)与所述电路层(110)电连接,所述电路层(110)上设有绝缘补丁(200),所述绝缘补丁(200)上设有精细连线(210),所述芯片(400)的精细引脚(420)与所述精细连线(210)电连接、至少两个所述芯片(400)通过所述精细连线(210)直接电连接。传输速度快、提高芯片性能。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Chinois (ZH)
Langue de dépôt : Chinois (ZH)