Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018098649) PROCÉDÉ D'ENCAPSULATION DE CIRCUIT INTÉGRÉ ET CIRCUIT INTÉGRÉ ENCAPSULÉ
Dernières données bibliographiques dont dispose le Bureau international

N° de publication : WO/2018/098649 N° de la demande internationale : PCT/CN2016/107833
Date de publication : 07.06.2018 Date de dépôt international : 30.11.2016
CIB :
H01L 23/12 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
12
Supports, p.ex. substrats isolants non amovibles
Déposants :
深圳修远电子科技有限公司 SHENZHEN XIUYUAN ELECTRONIC TECHNOLOGY CO., LTD [CN/CN]; 中国广东省深圳市 南山区蛇口街道沿山路18号中建工业大厦2栋6楼601 Room 601, Building 2, Zhongjian Industrial Building No.18 Yanshan Road, Shekou Street, Nanshan District Shenzhen, Guangdong 518067, CN
Inventeurs :
胡川 HU, Chuan; US
刘俊军 LIU, Junjun; US
郭跃进 GUO, Yuejin; US
普莱克爱德华⋅鲁道夫 PRACK, Edward Rudolph; US
Mandataire :
广州番禺容大专利代理事务所(普通合伙) GUANGZHOU PANYU RONDA PATENT AGENCY; 中国广东省广州市 越秀区东风中路300号之一金安大厦14楼B室 Room B, Floor 14, JinAn Building, No. 300 Dong Feng Zhong Road, Yuexiu District Guangzhou, Guangdong 510030, CN
Données relatives à la priorité :
Titre (EN) INTEGRATED CIRCUIT PACKAGING METHOD AND INTEGRATED PACKAGED CIRCUIT
(FR) PROCÉDÉ D'ENCAPSULATION DE CIRCUIT INTÉGRÉ ET CIRCUIT INTÉGRÉ ENCAPSULÉ
(ZH) 集成电路封装方法以及集成封装电路
Abrégé :
(EN) An integrated circuit packaging method, comprising: a top surface of a substrate (100), a bottom surface of the substrate (100), or the interior of the substrate (100) is provided with circuit layers (110a, 110b), and the circuit layers (110a, 110b) are provided with circuit pins; a component element (200) is mounted on the substrate (100), and a surface of the component element (200) facing the substrate (100) is provided with component pins (210a, 210b); connection through holes (120a, 120b) are formed on the substrate (100), the connection through holes (120a, 120b) are made to abut on the circuit pins, and a first opening (120c) of the connection through holes (120a, 120b) is abutted on the component pins (210a, 210b); conductive layers (400a, 400b) are fabricated inside of the connection through holes (120a, 120b) by means of a second opening (120d) of the connection through holes (120a, 120b), and the conductive layers (400a, 400b) electrically connect the component pins (210a, 210b) with the circuit pins. The present invention has a simple fabricating process, low cost, and may ensure the performance of integrated circuits.
(FR) L'invention concerne un procédé d'encapsulation de circuit intégré, selon lequel : une surface supérieure d'un substrat (100), une surface inférieure du substrat (100), ou l'intérieur du substrat (100) est pourvu de couches de circuit (110a, 110b), et les couches de circuit (110a, 110b) sont pourvus de broches de circuit; un élément de composant (200) est monté sur le substrat (100), et une surface de l'élément de composant (200) faisant face au substrat (100) est pourvue de broches de composant (210a, 210b); des trous traversants de connexion (120a, 120b) sont formés sur le substrat (100), les trous traversants de connexion (120a, 120b) sont amenés à venir en butée sur les broches de circuit, et une première ouverture (120c) des trous traversants de connexion (120a, 120b) est en butée sur les broches de composant (210a, 210b); des couches conductrices (400a, 400b) sont fabriquées à l'intérieur des trous traversants de connexion (120a, 120b) au moyen d'une seconde ouverture (120d) des trous traversants de connexion (120a, 120b), et les couches conductrices (400a, 400b) connectent électriquement les broches de composant (210a, 210b) avec les broches de circuit. La présente invention présente un processus de fabrication simple, un faible coût et peut garantir la performance de circuits intégrés.
(ZH) 一种集成电路封装方法,包括:基板(100)的顶面、或者基板(100)的底面、或者基板(100)内具有电路层(110a, 110b),电路层(110a, 110b)具有电路引脚,将元器件(200)安放于基板(100),元器件(200)朝向基板(100)的一面具有器件引脚(210a, 210b),在基板(100)上制作连接通孔(120a, 120b),使连接通孔(120a, 120b)与电路引脚对接、并且连接通孔(120a, 120b)的第一开口(120c)与器件引脚(210a, 210b)对接,通过连接通孔(120a, 120b)的第二开口(120d)在连接通孔(120a, 120b)内制作导电层(400a, 400b),导电层(400a, 400b)将器件引脚(210a, 210b)与电路引脚电连接。制作工艺简单、成本低,保障集成电路的性能。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : Chinois (ZH)
Langue de dépôt : Chinois (ZH)