WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018097412) BOÎTIER DE PUCE ET SON PROCÉDÉ DE PRODUCTION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/097412 N° de la demande internationale : PCT/KR2017/002694
Date de publication : 31.05.2018 Date de dépôt international : 13.03.2017
CIB :
H01L 23/06 (2006.01) ,H01L 23/31 (2006.01) ,H01L 23/29 (2006.01) ,H01L 23/60 (2006.01)
Déposants : NEPES CO., LTD.[KR/KR]; 105, Geumil-ro 965beon-gil, Samseong-myeon, Eumseong-gun, Chungcheongbuk-do 27651, KR
Inventeurs : KWON, Yongtae; KR
LEE, Junkyu; KR
LEE, Jaecheon; KR
YOON, Mina; KR
Mandataire : E-SANG PATENT & TRADEMARK LAW FIRM; 3F., 188, Baumoe-ro, Seocho-gu, Seoul 06747, KR
Données relatives à la priorité :
10-2016-015962428.11.2016KR
10-2017-000254306.01.2017KR
Titre (EN) CHIP PACKAGE AND METHOD FOR PRODUCING SAME
(FR) BOÎTIER DE PUCE ET SON PROCÉDÉ DE PRODUCTION
(KO) 칩 패키지 및 이의 제조방법
Abrégé : front page image
(EN) Disclosed are a chip package having a molding layer containing conductive powder and a method for producing the chip package. A molding layer and a conductive layer are formed in a thru-hole of a frame. Also, a first via layer having the same material as the molding layer is formed in a via hole of the frame, and a second via layer having the same material as the conductive layer is formed over the first via layer. The molding layer and the conductive layer can facilitate the emission of the heat generated from a chip and block electromagnetic waves coming from the outside.
(FR) L'invention concerne un boîtier de puce ayant une couche de moulage contenant une poudre conductrice et un procédé de production du boîtier de puce. Une couche de moulage et une couche conductrice sont formées dans un trou traversant d'un cadre. En outre, une première couche d'interconnexion ayant le même matériau que la couche de moulage est formée dans un trou d'interconnexion du cadre, et une seconde couche d'interconnexion ayant le même matériau que la couche conductrice est formée sur la première couche d'interconnexion. La couche de moulage et la couche conductrice peuvent faciliter l'émission de la chaleur générée à partir d'une puce et bloquer des ondes électromagnétiques provenant de l'extérieur.
(KO) 도전성 분말이 함유된 몰딩층이 형성된 칩 패키지 및 그 제조방법이 개시된다. 프레임의 관통홀에는 몰딩층과 도전층이 형성된다. 또한, 프레임에 형성된 비아홀에는 몰딩층과 동일한 재질을 가지는 제1 비아층이 형성되고, 제1 비아층 상에는 도전층과 동일한 재질을 가지는 제2 비아층이 형성된다. 몰딩층 및 도전층에 의해 칩에서 발생되는 열의 방출은 용이해지고, 외부로부터의 전자파는 차폐될 수 있다.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : coréen (KO)
Langue de dépôt : coréen (KO)