Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018094598) PROCÉDÉ DE FABRICATION DE SUBSTRAT DE RÉSEAU
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/094598 N° de la demande internationale : PCT/CN2016/106890
Date de publication : 31.05.2018 Date de dépôt international : 23.11.2016
CIB :
H01L 21/77 (2017.01) ,H01L 21/336 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
Déposants :
深圳市柔宇科技有限公司 SHENZHEN ROYOLE TECHNOLOGIES CO., LTD [CN/CN]; 中国广东省深圳市 南山区科技园科苑路15号科兴科学园A4-1501 A4-1501, Kexing Science Park No.15 Keyuan Rd., Science and Technology Park Nanshan District Shenzhen, Guangdong 518052, CN
Inventeurs :
尚琼 SHANG, Qiong; CN
Mandataire :
广州三环专利商标代理有限公司 SCIHEAD IP LAW FIRM; 中国广东省广州市 越秀区先烈中路80号汇华商贸大厦1508室 Room 1508, Huihua Commercial & Trade Building No. 80 XianLie Zhong Road, Yuexiu District Guangzhou, Guangdong 510070, CN
Données relatives à la priorité :
Titre (EN) METHOD FOR MANUFACTURING ARRAY SUBSTRATE
(FR) PROCÉDÉ DE FABRICATION DE SUBSTRAT DE RÉSEAU
(ZH) 阵列基板的制造方法
Abrégé :
(EN) A method for manufacturing an array substrate, comprising: forming a gate electrode, a gate line, a gate insulating layer, a metal-oxide semiconductor layer, and an etch stopping layer on a substrate (S1); forming a photoresist on the etch stopping layer (S2); providing a multi-greyscale mask plate to form a semi-exposure region and a full-exposure region on the photoresist (S3); performing first etching on the etch stopping layer and the gate insulating layer to form a first via hole, leading to the gate line, on the etch stopping layer and the gate insulating layer (S4); removing the photoresist of the semi-exposure region (S5); performing second etching on the etch stopping layer to form a second via hole, leading to the metal-oxide semiconductor layer, below the semi-exposure region (S6); and removing the photoresist (S7). The manufacturing method would not damage the metal-oxide semiconductor layer when the first via hole is formed, thereby improving the yield rate of array substrates.
(FR) L'invention concerne un procédé de fabrication d'un substrat de réseau, consistant à : former une électrode de grille, une ligne de grille, une couche d'isolation de grille, une couche semi-conductrice d'oxyde métallique, et une couche d'arrêt de gravure sur un substrat (S1) ; former une résine photosensible sur la couche d'arrêt de gravure (S2) ; utiliser une plaque de masque à multiples niveaux de gris pour former une région de semi-exposition et une région d'exposition complète sur la résine photosensible (S3) ; effectuer une première gravure sur la couche d'arrêt de gravure et la couche d'isolation de grille pour former un premier trou d'interconnexion, menant à la ligne de grille, sur la couche d'arrêt de gravure et la couche d'isolation de grille (S4) ; retirer la résine photosensible de la région de semi-exposition (S5) ; effectuer une seconde gravure sur la couche d'arrêt de gravure pour former un second trou d'interconnexion, menant à la couche semi-conductrice d'oxyde métallique, au-dessous de la région de semi-exposition (S6) ; et retirer la résine photosensible (S7). Le procédé de fabrication ne détériore pas la couche semi-conductrice d'oxyde métallique lorsque le premier trou d'interconnexion est formé, ce qui permet d'améliorer le taux de rendement des substrats de réseau.
(ZH) 一种阵列基板的制造方法,包括:在基板上形成栅电极和栅极线、栅绝缘层、金属氧化物半导体层和蚀刻阻挡层(S1);在所述蚀刻阻挡层上形成(S2);提供一多灰阶掩膜版,以在所述光刻胶上形成半曝光区域和全曝光区域(S3);对所述蚀刻阻挡层和所述栅绝缘层进行第一蚀刻,以在所述蚀刻阻挡层和所述栅绝缘层上形成通向所述栅极线的第一过孔(S4);将所述半曝光区域的光刻胶去除(S5);对所述蚀刻阻挡层进行第二蚀刻,以在所述半曝光区域正下方形成通向所述金属氧化物半导体层的第二过孔(S6);去除所述光刻胶(S7)。此制造方法在形成第一过孔时不会对金属氧化物半导体层造成损伤,提高了阵列基板的生产良率。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)