WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018094596) SUBSTRAT DE MATRICE ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/094596    N° de la demande internationale :    PCT/CN2016/106887
Date de publication : 31.05.2018 Date de dépôt international : 23.11.2016
CIB :
H01L 21/336 (2006.01), H01L 29/786 (2006.01)
Déposants : SHENZHEN ROYOLE TECHNOLOGIES CO., LTD [CN/CN]; A4-1501, Kexing Science Park No.15 Keyuan Rd., Science and Technology Park Nanshan District Shenzhen, Guangdong 518052 (CN)
Inventeurs : LI, Wenhui; (CN)
Mandataire : SCIHEAD IP LAW FIRM; Room 1508, Huihua Commercial & Trade Building No. 80 XianLie Zhong Road, Yuexiu District Guangzhou, Guangdong 510070 (CN)
Données relatives à la priorité :
Titre (EN) ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREFOR
(FR) SUBSTRAT DE MATRICE ET SON PROCÉDÉ DE FABRICATION
(ZH) 阵列基板及其制造方法
Abrégé : front page image
(EN)Provided is a method for manufacturing an array substrate. The method comprises: successively forming a gate electrode (20), a gate insulation layer (30), a buffer layer (40) and a metal layer (50) on a substrate (10); performing patterning processing on the metal layer (50) and the buffer layer (40), so as to form a source electrode (51), a drain electrode (52) and a channel (53) therebetween on the metal layer (50), wherein a part of the buffer layer (40) is exposed to the channel (53); and performing semiconducting processing on the part, exposed to the channel (53), of the buffer layer (40), so as to form a semiconductor region (41) in the channel (53). According to the manufacturing method, a metal oxide semiconductor layer in a traditional array substrate structure is omitted, and the manufacturing cost is reduced. In addition, it is unnecessary to etch a buffer layer in the channel forming process, so that the etching procedure is simplified, thereby reducing the etching difficulty, and further reducing the manufacturing cost of an array substrate.
(FR)L’invention concerne un procédé de fabrication d’un substrat de matrice. Le procédé consiste : à former successivement une électrode de grille (20), une couche d’isolation (30) de grille, une couche tampon (40) et une couche de métal (50) sur un substrat (10) ; à procéder à un traitement de traçage de motifs sur la couche de métal (50) et la couche tampon (40), afin de former une électrode de source (51), une électrode de drain (52) et un canal (53) entre elles sur la couche de métal (50), une partie de la couche tampon (40) étant exposée au canal (53) ; et à procéder à un traitement semi-conducteur sur la partie, exposée au canal (53), de la couche tampon (40), afin de former une zone semi-conductrice (41) dans le canal (53). Selon le procédé de fabrication, une couche semi-conductrice d’oxyde de métal dans une structure traditionnelle de substrat de matrice est omise, et le coût de fabrication est réduit. De plus, il est inutile de graver une couche tampon lors du processus de formation de canal, de sorte que la procédure de gravure est simplifiée, réduisant ainsi la difficulté de gravure, et réduisant encore le coût de fabrication d’un substrat de matrice.
(ZH)提供一种阵列基板的制造方法,所述方法包括:在基板(10)上依次形成栅极(20)、栅极绝缘层(30)、缓冲层(40)和金属层(50)。对所述金属层(50)及所述缓冲层(40)进行图案化处理,以在所述金属层(50)上形成源极(51)、漏极(52)及介于二者之间的沟道(53),所述缓冲层(40)部分露出于所述沟道(53)。对露出所述沟道(53)部分的缓冲层(40)进行半导体化处理,以在沟道(53)内形成半导体区域(41)。上述制造方法省去了传统阵列基板结构中的金属氧化物半导体层,降低了制作成本。此外,在形成沟道过程中无需蚀刻缓冲层,简化了蚀刻流程,从而减小了蚀刻难度,进一步降了低阵列基板的制造成本。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)