WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018094380) ARCHITECTURES D'AMPLIFICATEUR DE PUISSANCE À HAUTE EFFICACITÉ POUR APPLICATIONS RF
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/094380    N° de la demande internationale :    PCT/US2017/062744
Date de publication : 24.05.2018 Date de dépôt international : 21.11.2017
CIB :
H03F 3/217 (2006.01), H03K 7/08 (2006.01), H03M 3/02 (2006.01), H04B 10/00 (2013.01), H04B 10/2575 (2013.01), H04B 14/06 (2006.01)
Déposants : MY TECH, LLC [US/US]; 18 Technology, Suite 136 Irvine, CA 92618 (US)
Inventeurs : YU, Tommy; (US).
MADISETTI, Avanindra; (US)
Mandataire : KAVEH, David, H.; (US)
Données relatives à la priorité :
62/427,641 29.11.2016 US
62/425,035 21.11.2016 US
Titre (EN) HIGH EFFICIENCY POWER AMPLIFIER ARCHITECTURES FOR RF APPLICATIONS
(FR) ARCHITECTURES D'AMPLIFICATEUR DE PUISSANCE À HAUTE EFFICACITÉ POUR APPLICATIONS RF
Abrégé : front page image
(EN)A parallel delta sigma modulator architecture is disclosed. The parallel delta sigma modulator architecture includes a signal demultiplexer configured to receive an input signal and to demultiplex the input signal to output a plurality of streams, a plurality of delta sigma modulators executing in parallel, each delta sigma modulator configured to receive a stream from the plurality of streams and to generate a delta sigma modulated output, and a signal multiplexer configured to receive a plurality of delta sigma modulated outputs from the plurality of delta sigma modulators and to multiplex together the plurality of delta sigma modulated outputs into a pulse train.
(FR)L'invention concerne une architecture de modulateurs delta-sigma parallèles. L'architecture de modulateurs delta-sigma parallèles comprend : un démultiplexeur de signal conçu pour recevoir un signal d'entrée et pour le démultiplexer de façon à sortir une pluralité de flux; une pluralité de modulateurs delta-sigma fonctionnant en parallèle, chaque modulateur delta-sigma étant conçu pour recevoir un flux de la pluralité de flux et pour générer une sortie modulée delta-sigma; et un multiplexeur de signal conçu pour recevoir une pluralité de sorties modulées delta-sigma provenant de la pluralité de modulateurs delta-sigma et pour multiplexer ensemble la pluralité de sorties modulées delta-sigma en un train d'impulsions.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)