Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018092967) PRISE D'ESSAI POUR SEMI-CONDUCTEUR DE TYPE SORTANCE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/092967 N° de la demande internationale : PCT/KR2016/013982
Date de publication : 24.05.2018 Date de dépôt international : 30.11.2016
CIB :
G01R 1/04 (2006.01) ,G01R 31/28 (2006.01)
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
R
MESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
1
Détails ou dispositions des appareils des types couverts par les groupes G01R5/-G01R13/125
02
Éléments structurels généraux
04
Boîtiers; Organes de support; Agencements des bornes
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
R
MESURE DES VARIABLES ÉLECTRIQUES; MESURE DES VARIABLES MAGNÉTIQUES
31
Dispositions pour vérifier les propriétés électriques; Dispositions pour la localisation des pannes électriques; Dispositions pour l'essai électrique caractérisées par ce qui est testé, non prévues ailleurs
28
Essai de circuits électroniques, p.ex. à l'aide d'un traceur de signaux
Déposants :
김동철 KIM, Dong Cheol [KR/KR]; KR
Inventeurs :
김동철 KIM, Dong Cheol; KR
지일식 JI, Il Sik; KR
심경식 SHIM, Kyung Sik; KR
Mandataire :
특허법인 정안 HONESTY & JR PARTNERS INTELLECTUAL PROPERTY LAW GROUP; 서울시 강남구 선릉로 615, 5층 5F, 615 Sunreung-ro, Gangnam-gu, Seoul 06103, KR
Données relatives à la priorité :
10-2016-015262816.11.2016KR
Titre (EN) TEST-SOCKET FOR FAN-OUT TYPE SEMICONDUCTOR
(FR) PRISE D'ESSAI POUR SEMI-CONDUCTEUR DE TYPE SORTANCE
(KO) 팬아웃형 반도체소자 테스트소켓
Abrégé :
(EN) Provided in one embodiment of the present invention is a test socket for a semiconductor comprising: a base layer having a first surface and a second surface opposite the first surface, provided with a first area and a second area outside of the first area on the first surface, and provided on the second surface with an external access pad in the form of a pitch corresponding to an electrode terminal of a test board; a plurality of circuit patterns, formed inside of the base layer and rearranged as a pitch corresponding to the external access pad; a plurality of electrode patterns, provided in the second area so as to be electrically connected to the circuit pattern and an external access terminal of a semiconductor, and arranged as a pitch corresponding to an external access terminal; an elastic layer surrounding the electrode pattern so that a portion of the electrode pattern is exposed; and a capacitance pad formed on the first area and electrically connected to the external access pad and the electrode pattern by means of the circuit patterns.
(FR) Selon un mode de réalisation, la présente invention concerne une prise d'essai d'un semi-conducteur qui comporte : une couche de base présentant une première surface et une seconde surface opposée à la première surface, pourvue d'une première zone et d'une seconde zone à l'extérieur de la première zone sur la première surface et pourvue sur la seconde surface d'un plot d'accès externe sous la forme d'un pas correspondant à une borne d'électrode d'une carte d'essai ; une pluralité de motifs de circuit, formés à l'intérieur de la couche de base et réagencés en tant que pas correspondant au plot d'accès externe ; une pluralité de motifs d'électrode, disposés dans la seconde zone de façon à être électriquement connectés au motif de circuit et à une borne d'accès externe d'un semi-conducteur, et agencés sous la forme d'un pas correspondant à une borne d'accès externe ; une couche élastique entourant le motif d'électrode de telle sorte qu'une partie du motif d'électrode est exposée ; un plot de capacité formé sur la première zone et connecté électriquement au plot d'accès externe et au motif d'électrode au moyen des motifs de circuit.
(KO) 본 발명의 일 실시예는, 제1면 및 제1면과 대향하는 제2면을 가지고, 상기 제1면에 제1영역과 상기 제1영역의 외측에 배치되는 제2영역을 구비하며, 상기 제2면에 테스트보드의 전극단자와 대응되는 피치로 형성된 외부접속패드를 구비한 베이스층; 상기 베이스층의 내부에 형성되며, 상기 외부접속패드와 대응되는 피치로 재배치된 복수의 회로패턴; 상기 제2영역에 상기 회로패턴 및 반도체소자의 외부접속단자와 전기적으로 연결되도록 형성되며, 상기 외부접속단자와 대응되는 피치로 배치된 복수의 전극패턴; 상기 전극패턴의 일부가 노출되도록 전극패턴을 감싸는 탄성층; 상기 제1영역에 형성되며, 상기 회로패턴을 매개로 상기 외부접속패드 및 전극패턴과 전기적으로 연결되는 커패시던스패드;를 포함하는 반도체소자의 테스트소켓을 제공한다.
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : coréen (KO)
Langue de dépôt : coréen (KO)