Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018092319) DISPOSITIF À SEMICONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/092319 N° de la demande internationale : PCT/JP2016/084500
Date de publication : 24.05.2018 Date de dépôt international : 21.11.2016
CIB :
H01L 23/36 (2006.01) ,H01L 23/48 (2006.01) ,H01L 21/52 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
34
Dispositions pour le refroidissement, le chauffage, la ventilation ou la compensation de la température
36
Emploi de matériaux spécifiés ou mise en forme, en vue de faciliter le refroidissement ou le chauffage, p.ex. dissipateurs de chaleur
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
48
Dispositions pour conduire le courant électrique vers le ou hors du corps à l'état solide pendant son fonctionnement, p.ex. fils de connexion ou bornes
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
50
Assemblage de dispositifs à semi-conducteurs en utilisant des procédés ou des appareils non couverts par l'un uniquement des groupes H01L21/06-H01L21/326185
52
Montage des corps semi-conducteurs dans les conteneurs
Déposants :
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP
Inventeurs :
吉岡 佑毅 YOSHIOKA Yuki; JP
佐々木 太志 SASAKI Taishi; JP
原田 啓行 HARADA Hiroyuki; JP
Mandataire :
吉竹 英俊 YOSHITAKE Hidetoshi; JP
有田 貴弘 ARITA Takahiro; JP
Données relatives à la priorité :
Titre (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMICONDUCTEUR
(JA) 半導体装置
Abrégé :
(EN) The purpose of the present invention is to provide a highly reliable semiconductor device by reducing residual voids in a joint material. Provided is a semiconductor device comprising a semiconductor chip 1, an insulation substrate 3, a metal base plate 4, a resin section 6, and bumps 10. The semiconductor chip 1 has a U-shaped warpage. The insulation substrate 3 has the semiconductor chip 1 mounted thereon by joining. The metal base plate 4 has the insulation substrate 3 mounted thereon and has heat dissipating properties. The resin section 6 encapsulates the insulation substrate 3 and the semiconductor chip 1. The bumps 10 are disposed in a joint between the semiconductor chip 1 and the insulation substrate 3. The U-shaped warpage amount of the semiconductor chip 1 is at least 1 μm but less than the height of the bump.
(FR) Le but de la présente invention est de fournir un dispositif à semiconducteur hautement fiable par réduction des vides résiduels dans un matériau de joint. L'invention concerne un dispositif à semiconducteur comprenant une puce semiconductrice 1, un substrat isolant 3, une plaque de base métallique 4, une section de résine 6 et des bosses 10. La puce semiconductrice 1 a un gauchissement en forme de U. Le substrat isolant 3 comporte la puce semiconductrice 1 montée sur celui-ci par assemblage. La plaque de base métallique 4 comprend le substrat isolant 3 monté sur celle-ci et a des propriétés de dissipation de chaleur. La section de résine 6 encapsule le substrat isolant 3 et la puce semiconductrice 1. Les bosses 10 sont disposées dans un joint entre la puce semiconductrice et le substrat isolant 3. La quantité de gauchissement en forme de U de la puce semiconductrice 1 est d'au moins 1 µm mais inférieure à la hauteur de la bosse.
(JA) 接合材の内部に残留するボイドを低減し、信頼性の高い半導体装置を提供することを目的とする。半導体装置は、半導体チップ1と、絶縁基板3と、金属ベース板4と、樹脂部6と、バンプ10とを備えた。半導体チップ1は凹形状の反りを有する。絶縁基板3は、半導体チップ1が接合により搭載された。金属ベース板4は、絶縁基板3が実装され、かつ、放熱性を有する。樹脂部6は、絶縁基板3および半導体チップ1を封止する。バンプ10は、半導体チップ1と絶縁基板3との接合部に配置された。半導体チップ1の凹形状の反り量は1μm以上、かつ、前記バンプの高さ未満である。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)