WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018090607) TRANSISTOR À EFFET DE CHAMP ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/090607 N° de la demande internationale : PCT/CN2017/088086
Date de publication : 24.05.2018 Date de dépôt international : 13.06.2017
CIB :
H01L 29/78 (2006.01) ,H01L 21/336 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
334
Procédés comportant plusieurs étapes pour la fabrication de dispositifs du type unipolaire
335
Transistors à effet de champ
336
à grille isolée
Déposants : HUAWEI TECHNOLOGIES CO., LTD.[CN/CN]; Huawei Administration Building Bantian, Longgang District Shenzhen, Guangdong 518129, CN
Inventeurs : MA, Xiaolong; CN
ZHANG, Riqing; CN
BADEL, Stephane; CN
Mandataire : BEIJING ZBSD PATENT&TRADEMARK AGENT LTD.; 8F, Building 11 No. 31 Jiaoda East Road,Haidian District Beijing 100044, CN
Données relatives à la priorité :
201611022835.221.11.2016CN
Titre (EN) FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR
(FR) TRANSISTOR À EFFET DE CHAMP ET SON PROCÉDÉ DE FABRICATION
(ZH) 一种场效应晶体管及其制作方法
Abrégé :
(EN) Provided are a field effect transistor and a manufacturing method therefor, relating to the technical field of semiconductors, and capable of reducing a parasitic parameter of a field effect transistor, and thereby improving the reliability of the field effect transistor. The method comprises: forming a support structure (61) having a superlattice characteristic on a semiconductor substrate (51), wherein the support structure (61) comprises a first semiconductor material layer (52) and a second semiconductor material layer (53) alternately arranged, and isolation layers (71) provided at two sides of the support structure (61); forming a dummy gate structure (81) covering the support structure (61) along the junction of the isolation layers (71) and the support structure (61), wherein the length of the dummy gate structure (81) in a gate length direction is less than the length of the first semiconductor material layer in the gate length direction; removing, along the gate length direction, regions except a sacrificial layer (102) in the first semiconductor material layer (52), and forming an insulating groove (101), wherein a dielectric constant of a dielectric filled into the insulating groove (101) is less than a dielectric constant of the first semiconductor material layer (52); and forming, along the gate length direction, a source electrode (131) and a drain electrode (132) in a pre-set source and drain region, wherein the source electrode (131) and the drain electrode (132) are isolated from the sacrificial layer (102) by means of the insulating groove (101).
(FR) La présente invention concerne un transistor à effet de champ et son procédé de fabrication. Ladite invention se rapporte au domaine technique des semi-conducteurs, et est capable de réduire un paramètre parasite d'un transistor à effet de champ, et ainsi d'améliorer la fiabilité du transistor à effet de champ. Le procédé comprend : la formation d'une structure de support (61) qui présente une caractéristique de super-réseau sur un substrat à semi-conducteur (51), la structure de support (61) comprenant une première couche de matériau semi-conducteur (52) et une seconde couche de matériau semi-conducteur (53) disposées en alternance, et des couches d'isolation (71) disposées sur deux côtés de la structure de support (61) ; la formation d'une structure de grille factice (81) qui couvre la structure de support (61) le long de la jonction des couches d'isolation (71) et de la structure de support (61), la longueur de la structure de grille factice (81) dans une direction de longueur de grille est inférieure à la longueur de la première couche de matériau semi-conducteur dans la direction de la longueur de la grille ; l'élimination, le long de la direction de la longueur de la grille, des régions à l'exception d'une couche sacrificielle (102) dans la première couche de matériau semi-conducteur (52), et la formation d'une rainure isolante (101), une constante diélectrique d'un diélectrique qui remplit la rainure isolante (101) étant inférieure à une constante diélectrique de la première couche de matériau semi-conducteur (52) ; et la formation, le long de la direction de la longueur de grille, d'une électrode de source (131) et d'une électrode de drain (132) dans une région de source et de drain prédéfinie, l'électrode de source (131) et l'électrode de drain (132) étant isolées de la couche sacrificielle (102) au moyen de la rainure d'isolation (101).
(ZH) 提供一种场效应晶体管及其制作方法,涉及半导体技术领域,可减小场效应晶体管的寄生参数,从而提高场效应晶体管的可靠性。该方法包括:在半导体衬底(51)上形成具有超晶格特征的支撑结构(61),该支撑结构(61)包括交替设置的第一半导体材料层(52)和第二半导体材料层(53),支撑结构(61)的两侧设置有隔离层(71)。沿着隔离层(71)与支撑结构(61)的交界形成覆盖支撑结构(61)的假栅结构(81),假栅结构(81)在栅长方向的长度小于第一半导体材料层在栅长方向的长度。沿栅长方向,去除第一半导体材料层(52)中除牺牲层(102)以外的区域,形成绝缘凹槽(101),绝缘凹槽(101)中所填充的介质的介电常数小于第一半导体材料层(52)的介电常数。沿栅长方向,在预设的源漏区域形成源极(131)和漏极(132),源极(131)和漏极(132)通过绝缘凹槽(101)与牺牲层(102)隔离。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)