WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018090301) TRANSISTOR À EFFET DE CHAMP À EFFET TUNNEL, ET SON PROCÉDÉ DE FABRICATION
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/090301    N° de la demande internationale :    PCT/CN2016/106291
Date de publication : 24.05.2018 Date de dépôt international : 17.11.2016
CIB :
H01L 29/739 (2006.01), H01L 21/331 (2006.01)
Déposants : HUAWEI TECHNOLOGIES CO., LTD. [CN/CN]; Huawei Administration Building, Bantian Longgang District Shenzhen, Guangdong 518129 (CN)
Inventeurs : YANG, Xichao; (CN).
ZHANG, Chen-Xiong; (CN)
Mandataire : LEADER PATENT & TRADEMARK FIRM; 8F-6,Bldg.A, Winland International Center NO.32 Xizhimen North Street, Haidian District Beijing 100082 (CN)
Données relatives à la priorité :
Titre (EN) TUNNEL FIELD EFFECT TRANSISTOR, AND MANUFACTURING METHOD THEREOF
(FR) TRANSISTOR À EFFET DE CHAMP À EFFET TUNNEL, ET SON PROCÉDÉ DE FABRICATION
(ZH) 隧穿场效应晶体管及其制造方法
Abrégé : front page image
(EN)Provided in the present invention are a tunnel field effect transistor, and manufacturing method thereof. The manufacturing method comprises: defining, by means of an STI process, an active region on a semiconductor substrate; manufacturing a sacrificial gate on a middle surface of the active region; performing ion implantation on one side to form an ion-doped portion of a line tunnel junction, and then manufacturing a sacrificial gate isolation wall to protect the ion-doped portion; forming another isolation wall and another ion implantation operation to form a source region and a drain region, wherein the ion concentration of the drain region is lower than or equal to the ion concentration of the ion-doped portion; removing the sacrificial gate, and depositing a gate dielectric layer, a work function layer, and a gate conductive layer sequentially; and manufacturing a source electrode and a drain electrode to form a tunnel field effect transistor. In this way, the present invention enables an area of a line tunnel junction to be accurately defined, and ensures the performance consistency of devices on a wafer, thus effectively enhancing process stability.
(FR)La présente invention concerne un transistor à effet de champ à effet tunnel, et son procédé de fabrication. Le procédé de fabrication consiste : à définir, au moyen d’un processus de STI, une zone active sur un substrat semi-conducteur ; à fabriquer une grille sacrificielle sur une surface centrale de la zone active ; à procéder à l’implantation d’ions sur un côté pour former une partie dopée aux ions d’une jonction à effet tunnel en ligne, puis à fabriquer une paroi d’isolation de grille sacrificielle pour protéger la partie dopée aux ions ; à former une autre paroi d’isolation et à procéder à une autre opération d’implantation d’ions pour former une zone de source et une zone de drain, la concentration d’ions de la zone de drain étant inférieure ou égale à la concentration d’ions de la partie dopée aux ions ; à retirer la grille sacrificielle, et à déposer une couche diélectrique de grille, une couche à fonction de travail, et une couche conductrice de grille séquentiellement ; et à fabriquer une électrode de source et une électrode de drain pour former un transistor à effet de champ à effet tunnel. De cette manière, la présente invention permet une définition précise d’une aire d’une jonction à effet tunnel en ligne, et assure la constance de performance de dispositifs sur une plaquette, renforçant ainsi efficacement la stabilité du processus.
(ZH)本发明提供一种隧穿场效应晶体管及其制造方法,该制造方法包括:在半导体衬底上通过STI工艺定义有源区域,并在有源区域中间表面制作牺牲栅,在一侧进行离子注入形成线遂穿结的离子掺杂部分,然后再制作牺牲栅隔离墙以保护上述离子掺杂部分,然后制作其他的隔离墙以及再次进行离子注入形成源区和漏区,漏区的离子浓度低于或者等于离子掺杂部分的离子浓度,再移除牺牲栅,然后依次沉积栅介质层、功函数层和栅导电层,制作源电极和漏电极形成隧穿场效应晶体管,通过该种方式可以精确定义线遂穿结的面积,能够保证晶圆上器件性能一致,有效提高工艺稳定性。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)