WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018088269) PROCÉDÉ DE FABRICATION D’UN DISPOSITIF SEMI-CONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/088269    N° de la demande internationale :    PCT/JP2017/039253
Date de publication : 17.05.2018 Date de dépôt international : 31.10.2017
CIB :
H01L 21/60 (2006.01), H01L 21/301 (2006.01), H01L 21/304 (2006.01)
Déposants : LINTEC CORPORATION [JP/JP]; 23-23, Honcho, Itabashi-ku, Tokyo 1730001 (JP)
Inventeurs : YAMAGISHI Masanori; (JP).
SHINOMIYA Keisuke; (JP).
SATO Akinori; (JP)
Mandataire : KINOSHITA & ASSOCIATES; 3rd Floor, 26-13, Ogikubo 5-chome, Suginami-ku, Tokyo 1670051 (JP)
Données relatives à la priorité :
2016-218094 08.11.2016 JP
Titre (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION D’UN DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法
Abrégé : front page image
(EN)The method for manufacturing a semiconductor device according to the present invention comprises: a step for forming a resin layer (13) on a bump formation surface (2A) of a bump-equipped member (2) having a plurality of bumps (22) formed thereon; a step for removing the resin layer (13) covering surfaces of the bumps (22) by performing plasma treatment on the resin layer (13); and a step for performing washing treatment, with a liquid, on the surfaces of the bumps (22) from which the resin layer (13) has been removed.
(FR)La présente invention concerne un procédé de fabrication d’un dispositif semi-conducteur qui consiste : en une étape de formation d’une couche de résine (13) sur une surface de formation (2A) de bosses d’un organe (2) équipé de bosses sur lequel sont formées une pluralité de bosses (22) ; en une étape de retrait de la couche de résine (13) recouvrant des surfaces des bosses (22) en procédant à un traitement par plasma sur la couche de résine (13) ; et en une étape de mise en œuvre d’un traitement de lavage, avec un liquide, sur les surfaces des bosses (22) desquelles la couche de résine (13) a été retirée.
(JA)本願発明の半導体装置の製造方法は、複数のバンプ(22)が形成されているバンプ付部材(2)のバンプ形成面(2A)に樹脂層(13)を形成する工程と、樹脂層(13)にプラズマ処理を施して、バンプ(22)の表面を覆っている樹脂層(13)を除去する工程と、樹脂層(13)を除去したバンプ(22)の表面に、液体により洗浄処理を施す工程と、を備えることを特徴とする。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)