Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018087896) MOSFET ET CIRCUIT CONVERTISSEUR DE PUISSANCE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/087896 N° de la demande internationale : PCT/JP2016/083604
Date de publication : 17.05.2018 Date de dépôt international : 11.11.2016
CIB :
H01L 29/78 (2006.01) ,H01L 27/04 (2006.01) ,H01L 29/12 (2006.01) ,H02M 1/00 (2007.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
66
Types de dispositifs semi-conducteurs
68
commandables par le seul courant électrique fourni ou par la seule tension appliquée, à une électrode qui ne transporte pas le courant à redresser, amplifier ou commuter
76
Dispositifs unipolaires
772
Transistors à effet de champ
78
l'effet de champ étant produit par une porte isolée
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
29
Dispositifs à semi-conducteurs spécialement adaptés au redressement, à l'amplification, à la génération d'oscillations ou à la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; Condensateurs ou résistances ayant au moins une barrière de potentiel ou une barrière de surface, p.ex. jonction PN, région d'appauvrissement, ou région de concentration de porteurs de charges; Détails des corps semi-conducteurs ou de leurs électrodes
02
Corps semi-conducteurs
12
caractérisés par les matériaux dont ils sont constitués
H ÉLECTRICITÉ
02
PRODUCTION, CONVERSION OU DISTRIBUTION DE L'ÉNERGIE ÉLECTRIQUE
M
APPAREILS POUR LA TRANSFORMATION DE COURANT ALTERNATIF EN COURANT ALTERNATIF, DE COURANT ALTERNATIF EN COURANT CONTINU OU VICE VERSA OU DE COURANT CONTINU EN COURANT CONTINU ET EMPLOYÉS AVEC LES RÉSEAUX DE DISTRIBUTION D'ÉNERGIE OU DES SYSTÈMES D'ALIMENTATION SIMILAIRES; TRANSFORMATION D'UNE PUISSANCE D'ENTRÉE EN COURANT CONTINU OU COURANT ALTERNATIF EN UNE PUISSANCE DE SORTIE DE CHOC; LEUR COMMANDE OU RÉGULATION
1
Détails d'appareils pour transformation
Déposants :
新電元工業株式会社 SHINDENGEN ELECTRIC MANUFACTURING CO., LTD. [JP/JP]; 東京都千代田区大手町二丁目2番1号 2-1, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004, JP
Inventeurs :
新井 大輔 ARAI, Daisuke; JP
北田 瑞枝 KITADA, Mizue; JP
Mandataire :
松尾 誠剛 MATSUO, Nobutaka; JP
Données relatives à la priorité :
Titre (EN) MOSFET AND POWER CONVERSION CIRCUIT
(FR) MOSFET ET CIRCUIT CONVERTISSEUR DE PUISSANCE
(JA) MOSFET及び電力変換回路
Abrégé :
(EN) This MOSFET 100 is characterized by being provided with: a semiconductor substrate 110 provided with a super junction structure 117; and a gate electrode 126 formed on a first main surface side of the semiconductor substrate 110 with a gate insulating film 124 therebetween. The MOSFET 100 is further characterized in that, when the depths x of positions at prescribed depths of the super junction structure 117 are plotted on the horizontal axis, and the average positive charge densities ρ(x) in the positions at the prescribed depths of the super junction structure 117 are plotted on the vertical axis, the average positive charge densities ρ(x) in the positions at the prescribed depths of the super junction structure 117 when the MOSFET is turned off and the super junction structure 117 is depleted, are represented by an upwardly convex curve which rises upwards and to the right. According to this MOSFET 100, variation in the switching characteristics when turned off can be reduced in comparison to the prior art, even if there is variation in the charge balance around the gate.
(FR) L’invention concerne un MOSFET (100) qui comporte: un substrat semi-conducteur (110) possédant une structure de super jonction (117); et une électrode de grille (126) formée côté première surface principale du substrat semi-conducteur (110) par l’intermédiaire d’un film (124) d’isolation de grille. Dans la structure de super jonction (117), lorsque la profondeur (x) d'une position d’une profondeur prédéfinie est définie comme axe horizontal et que la densité ρ(x) de charge positive moyenne est définie comme axe vertical, cette densité ρ(x) de charge positive moyenne dans la position de profondeur prédéfinie de la structure de super jonction (117) lorsque le MOSFET est désactivé et la structure de super jonction (117) en mode de déplétion, se caractérise en ce qu’elle est représentée par une ligne courbe qui à son sommet s’incurve convexe vers la droite. Dans ce MOSFET (100) selon l’invention, même lorsque des variations apparaissent dans l’équilibre des charges proche de la grille, il est possible de réduire par rapport à l’art antérieur les variations des caractéristiques de commutation à l’état désactivé.
(JA) 本発明のMOSFET100は、スーパージャンクション構造117を有する半導体基体110と、半導体基体110の第1主面側にゲート絶縁膜124を介して形成されたゲート電極126とを備え、スーパージャンクション構造117における所定深さ位置の深さxを横軸とし、スーパージャンクション構造117の所定深さ位置における平均正電荷密度ρ(x)を縦軸としたときに、MOSFETをターンオフしてスーパージャンクション構造117が空乏化したときの、スーパージャンクション構造117の所定深さ位置における平均正電荷密度ρ(x)は、上に凸の右上がりの曲線で表されることを特徴とする。 本発明のMOSFET100によれば、ゲート周辺のチャージバランスのバラツキがあったとしても、ターンオフしたときのスイッチング特性のバラツキを従来よりも小さくすることができる。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)