Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018086571) DISPOSITIF ET PROCÉDÉ DE SUBDIVISION DE RÉSEAU À BASE DE FPGA
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/086571 N° de la demande internationale : PCT/CN2017/110368
Date de publication : 17.05.2018 Date de dépôt international : 10.11.2017
CIB :
G01B 11/00 (2006.01)
G PHYSIQUE
01
MÉTROLOGIE; ESSAIS
B
MESURE DE LA LONGUEUR, DE L'ÉPAISSEUR OU DE DIMENSIONS LINÉAIRES ANALOGUES; MESURE DES ANGLES; MESURE DES SUPERFICIES; MESURE DES IRRÉGULARITÉS DES SURFACES OU CONTOURS
11
Dispositions pour la mesure caractérisées par l'utilisation de moyens optiques
Déposants :
深圳市太赫兹科技创新研究院 SHENZHEN INSTITUTE OF TERAHERTZ TECHNOLOGY AND INNOVATION [CN/CN]; 中国广东省深圳市 宝安区西乡宝田一路臣田工业区37栋二楼东侧 The East Part of 2nd Floor, No.37 Building, Chentian Industrial Zone, 1st Baotian Road,Xixiang, Bao'an District Shenzhen, Guangdong 518102, CN
深圳市太赫兹系统设备有限公司 SHENZHEN TERAHERTZ SYSTEM EQUIPMENT CO., LTD. [CN/CN]; 中国广东省深圳市 宝安区西乡街道宝田一路臣田工业区37栋2楼东 The East Part of 2nd Floor, No.37 Building, Chentian Industrial Zone,1st Baotian Road, Xixiang Street, Bao'an District Shenzhen, Guangdong 518102, CN
Inventeurs :
李建伟 LI, Jianwei; CN
潘奕 PAN, Yi; CN
李辰 LI, Chen; CN
丁庆 DING, Qing; CN
Mandataire :
广州华进联合专利商标代理有限公司 ADVANCE CHINA IP LAW OFFICE; 中国广东省广州市 天河区花城大道85号3901房 Room 3901, No. 85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623, CN
Données relatives à la priorité :
201610998256.511.11.2016CN
Titre (EN) FPGA-BASED GRATING SUBDIVISION DEVICE AND METHOD
(FR) DISPOSITIF ET PROCÉDÉ DE SUBDIVISION DE RÉSEAU À BASE DE FPGA
(ZH) 一种基于FPGA的光栅细分装置及方法
Abrégé :
(EN) Disclosed are an FPGA-based grating subdivision device and method. The device comprises: a differential amplification module (110), a comparison module (120), a logic gate module (130), and a processing module (140), wherein the processing module (140) is an FPGA operation module. Employing only simple peripheral circuits, the differential amplification module (110), comparison module (120) and logic gate module (130), four sinusoidal signals of moiré patterns can be converted into a first digital pulse signal (A3), second digital pulse signal (B3) or third digital pulse signal (C1) identifiable to the FPGA operation module, reducing the demands on additional hardware and saving costs. In addition, the FPGA operation module can realize subdivision, using a target multiplier (a large multiplier), of the first digital pulse signal (A3), second digital pulse signal (B3) or third digital pulse signal (C1), and the FPGA operation module has high primary frequency and strong interference resistance.
(FR) L'invention concerne un dispositif et un procédé de subdivision de réseau à base de FPGA. Le dispositif comprend : un module d'amplification différentielle (110), un module de comparaison (120), un module porte logique (130), et un module de traitement (140), le module de traitement (140) étant un module d'opération à FPGA. En utilisant uniquement des circuits périphériques simples, le module d'amplification différentielle (110), le module de comparaison (120) et le module porte logique (130), quatre signaux sinusoïdaux de motifs de moiré peuvent être convertis en un premier signal pulsé numérique (A3), un deuxième signal pulsé numérique (B3) ou un troisième signal pulsé numérique (C1) identifiables pour le module d'opération à FPGA, ce qui réduit les besoins de matériel supplémentaire et réduit les coûts. De plus, le module d'opération à FPGA peut réaliser une subdivision, à l'aide d'un multiplicateur de cible (un grand multiplicateur), du premier signal pulsé numérique (A3), du deuxième signal pulsé numérique (B3) ou du troisième signal pulsé numérique (C1), et le module d'opération à FPGA a une fréquence primaire élevée et une forte résistance aux interférences.
(ZH) 一种基于FPGA的光栅细分装置及方法。该装置包括:差分放大模块(110)、比较模块(120)、逻辑门模块(130)以及处理模块(140),其中处理模块(140)为FPGA运算模块。仅仅通过差分放大模块(110)、比较模块(120)、逻辑门模块(130)简单的外围电路可以将莫尔条纹的四路正弦信号转换为FPGA运算模块可识别的第一数字脉冲信号(A3)、第二数字脉冲信号(B3)或第三数字脉冲信号(C1),减少了额外硬件的需求,节约了成本。同时,通过FPGA运算模块可以实现第一数字脉冲信号(A3)、第二数字脉冲信号(B3)或第三数字脉冲信号(C1)进行目标倍数(高倍数)的细分,同时,其FPGA运算模块主频高、抗干扰性能强。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)