WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018085616) ARBITRE DE SYSTÈME AVEC DES NIVEAUX DE PRIORITÉ PROGRAMMABLES
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/085616    N° de la demande internationale :    PCT/US2017/059848
Date de publication : 11.05.2018 Date de dépôt international : 03.11.2017
CIB :
G06F 13/34 (2006.01)
Déposants : MICROCHIP TECHNOLOGY INCORPORATED [US/US]; 2355 West Chandler Blvd. Chandler, Arizona 85224-6199 (US)
Inventeurs : STEEDMAN, Sean; (US).
KILZER, Kevin; (US).
SENAPATI, Ashish; (US).
MILKS, Justin; (US).
PULIPAKA, Prashanth; (IN)
Mandataire : SLAYDEN, Bruce W., II; (US)
Données relatives à la priorité :
201611037584 03.11.2016 IN
15/498,846 27.04.2017 US
Titre (EN) SYSTEM ARBITER WITH PROGRAMMABLE PRIORITY LEVELS
(FR) ARBITRE DE SYSTÈME AVEC DES NIVEAUX DE PRIORITÉ PROGRAMMABLES
Abrégé : front page image
(EN)A programmable system arbiter for granting access to a system bus among a plurality of arbiter clients and a central processing unit is disclosed. The programmable system arbiter may include one or more interrupt priority registers, each of the one or more interrupt priority registers associated with an interrupt type; and system arbitration logic operable to arbitrate access to the system bus among the plurality of arbiter clients and the CPU based at least on an analysis of a programmed priority order, the programmed priority order comprising a priority order for each of the plurality of arbiter clients, each of a plurality of operating modes of the central processing unit, and each of the one or more interrupt types.
(FR)La présente invention concerne un arbitre de système programmable pour donner accès à un bus système parmi une pluralité de clients arbitres et une unité centrale de traitement, CPU. L'arbitre de système programmable peut inclure : un ou plusieurs registres de priorité d'interruptions, chacun du ou des registres de priorité d'interruption étant associé à un type d'interruption; et une logique d'arbitrage de système conçue pour arbitrer des accès au bus système parmi la pluralité des clients arbitres et l'unité centrale de traitement sur la base d'au moins une analyse d'un ordre de priorité programmé, l'ordre de priorité programmé comprenant un ordre de priorité pour chaque client arbitre de la pluralité des clients arbitres, pour chaque mode de fonctionnement d'une pluralité de modes de fonctionnement de l'unité centrale de traitement, et pour chacun du ou des types d'interruption.
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : anglais (EN)
Langue de dépôt : anglais (EN)