Recherche dans les collections de brevets nationales et internationales

1. (WO2018082695) PROCÉDÉ ET DISPOSITIF DE REMPLACEMENT DE CACHE

Pub. No.:    WO/2018/082695    International Application No.:    PCT/CN2017/109553
Publication Date: Sat May 12 01:59:59 CEST 2018 International Filing Date: Tue Nov 07 00:59:59 CET 2017
IPC: G06F 12/12
Applicants: HUAWEI TECHNOLOGIES CO., LTD.
华为技术有限公司
Inventors: CHEN, Mingyu
陈明宇
PAN, Haiyang
潘海洋
LIU, Yuhang
刘宇航
RUAN, Yuan
阮元
CHEN, Shaojie
陈少杰
Title: PROCÉDÉ ET DISPOSITIF DE REMPLACEMENT DE CACHE
Abstract:
L'invention concerne un procédé et un dispositif de remplacement de cache, à appliquer dans un système informatique ; le système informatique comprend un contrôleur de mémoire, une mémoire de premier niveau et une mémoire de deuxième niveau, le procédé comprenant les étapes suivantes : le contrôleur de mémoire reçoit une première demande d'accès, une première adresse cible étant présente dans la première requête d'accès, et la première adresse cible étant une adresse de premières données auxquelles accéder de la première demande d'accès, qui est dans la mémoire de deuxième niveau (S101) ; lors de la détermination, en fonction de la première adresse cible, que la première demande d'accès n'atteint pas une première région ni une deuxième région dans la mémoire de premier niveau, le contrôleur de mémoire acquiert des premières données auprès de la mémoire de deuxième niveau selon la première adresse cible, la mémoire de premier niveau comprenant une première région, une deuxième région et une troisième région, la première région étant utilisée pour mettre en cache des données chaudes, la deuxième région étant utilisée pour mettre en cache des données froides, et la troisième région étant utilisée pour mettre en cache une adresse, qui est dans la mémoire de second niveau, de données qui proviennent de la deuxième région et qui sont remplacées (S102) ; lors de la détermination, en fonction de la première adresse cible, que la première demande d'accès n'atteint pas la troisième région, le contrôleur de mémoire détermine, dans la deuxième région, un premier bloc de cache à remplacer (S103) ; et le contrôleur de mémoire remplace des données du premier bloc de cache par les premières données (S104).