WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018082656) CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE DE TYPE À RÉSISTANCE SEGMENTÉE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/082656    N° de la demande internationale :    PCT/CN2017/109311
Date de publication : 11.05.2018 Date de dépôt international : 03.11.2017
CIB :
H03M 1/68 (2006.01)
Déposants : CSMC TECHNOLOGIES FAB2 CO., LTD. [CN/CN]; No.8 Xinzhou Road, New District Wuxi, Jiangsu 214028 (CN)
Inventeurs : LUO, Chuan; (CN)
Mandataire : ADVANCE CHINA IP LAW OFFICE; Room 3901 No.85 Huacheng Avenue, Tianhe District Guangzhou, Guangdong 510623 (CN)
Données relatives à la priorité :
201610963002.X 04.11.2016 CN
Titre (EN) RESISTANCE-SEGMENTED-TYPE ANALOG TO DIGITAL CONVERTER
(FR) CONVERTISSEUR ANALOGIQUE-NUMÉRIQUE DE TYPE À RÉSISTANCE SEGMENTÉE
(ZH) 电阻分段式数模转换器及其控制系统
Abrégé : front page image
(EN)A resistance-segmented-type analog to digital converter comprises: a most significant bit (MSB) resistor string (104) comprising a high level resistor string, an intermediate level resistor string and a ground level resistor string; a decoding circuit (101), configured to decode an n-bit code of the MSB resistor string (104) and output 2n translated codes; a logic timing generation circuit (102), connected to the decoding circuit (101) and configured to perform a logic operation with a refresh clock signal according to a middle-position code among the 2n translated codes in a timing non-overlapping manner, and output two groups of control signals with completely complementary high level periods; a control signal bootstrap circuit (103), connected to the logic timing generation circuit (102) and configured to perform bootstrap processing on the control signal, and increase the high level of the control signal to a sum of a power supply voltage and a threshold voltage; and a first switch group (106), connected to the control signal bootstrap circuit (103) and the intermediate level resistor string, where on/off of the first switch group (106) is controlled by the control signal after the bootstrap processing, so as to connect the intermediate level resistor string to the circuit or disconnect the intermediate level resistor string from the circuit.
(FR)Un convertisseur analogique-numérique de type à résistance segmentée comprend : une chaîne de résistances de bits les plus significatifs (MSB) comprenant une chaîne de résistances de haut niveau, une chaîne de résistances de niveau intermédiaire et une chaîne de résistances de niveau de masse; un circuit de décodage (101), configuré pour décoder un code à n bits de la chaîne de résistances MSB (104) et délivrer 2n codes traduits; un circuit de génération de synchronisation logique (102), connecté au circuit de décodage (101) et configuré pour effectuer une opération logique avec un signal d'horloge de rafraîchissement selon un code de position intermédiaire parmi les 2n codes traduits d'une manière non chevauchante temporelle, et pour délivrer en sortie deux groupes de signaux de commande avec des périodes de haut niveau complètement complémentaires; un circuit auto-élévateur de signal de commande (103), connecté au circuit de génération de synchronisation logique (102) et configuré pour effectuer un traitement auto-élévateur sur le signal de commande, et pour augmenter le haut niveau du signal de commande à une somme d'une tension d'alimentation électrique et d'une tension de seuil; et un premier groupe de commutateurs (106), connecté au circuit auto-élévateur de signal de commande (103) et à la chaîne de résistances de niveau intermédiaire, où la mise en marche/l'arrêt du premier groupe de commutateurs (106) sont commandés par le signal de commande après le traitement auto-élévateur, de manière à connecter la chaîne de résistances de niveau intermédiaire au circuit ou à déconnecter la chaîne de résistances de niveau intermédiaire du circuit.
(ZH)一种电阻分段式数模转换器,包括:MSB电阻串(104),包括高电平电阻串、中间电平电阻串及地电平电阻串;译码电路(101),用于对所述MSB电阻串(104)的n位编码进行译码,并输出2n个译码;逻辑时序产生电路(102),连接所述译码电路(101),根据所述2n个译码的中间位置编码与刷新时钟信号进行不交叠时序的逻辑运算,输出两组高电平时间完全互补的控制信号;控制信号自举电路(103),连接所述逻辑时序产生电路(102),用于对所述控制信号进行自举处理、将所述控制信号的高电平提高到电源电压与阈值电压的和;及第一开关组(106),连接所述控制信号自举电路(103)和所述中间电平电阻串,所述第一开关组(106)的导通和断开受所述自举处理后的控制信号控制,以将所述中间电平电阻串接入电路中或断开。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)