WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018082391) PROCÉDÉ, DISPOSITIF ET SYSTÈME D'AUTOMESURE DE RETARD DE CIRCUIT
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/082391 N° de la demande internationale : PCT/CN2017/100212
Date de publication : 11.05.2018 Date de dépôt international : 01.09.2017
CIB :
H04B 17/364 (2015.01)
Déposants : TENDYRON CORPORATION[CN/CN]; Yu Haitao Room 1810, Block B, NO. 38 XueQing Road, HaiDian District Beijing 100083, CN
Inventeurs : LI, Dongsheng; CN
Données relatives à la priorité :
201610977256.707.11.2016CN
201610978228.707.11.2016CN
Titre (EN) CIRCUIT DELAY SELF-MEASUREMENT METHOD, DEVICE, AND SYSTEM
(FR) PROCÉDÉ, DISPOSITIF ET SYSTÈME D'AUTOMESURE DE RETARD DE CIRCUIT
(ZH) 电路延时自检测方法、装置和系统
Abrégé : front page image
(EN) Provided are a circuit delay self-measurement method, device (10), and system, said circuit self-measurement device (10) comprising: a first communication interface (103), used for receiving a first analog signal; a receiving circuit module (103), used for performing first processing on said first analog signal to generate a first digital signal; a main control chip (104), used for performing second processing on said first digital signal to generate a second analog signal; a first switch module (102), used, once the main control chip (104) has received the first digital signal, for disconnecting a stationary terminal (1021) from a first connection terminal (1022) and connecting the first stationary terminal (1021) to a second connection terminal (1023); the main control chip (104) is also used, when the first stationary terminal (1021) is connected to the second connection terminal (1023), for sending a second analog signal to the receiving circuit module (103); the receiving circuit module (103) is also used for performing first processing on the second analog signal to generate a second digital signal; the main control chip (104) is also used for determining that the circuit delay of the receiving circuit module (103) is the difference between the time the second digital signal is received and the time the second analog signal is received.
(FR) L'invention concerne un procédé, un dispositif et un système d'automesure de retard de circuit, ledit dispositif d'automesure de circuit (10) comprenant : une première interface de communication (103), utilisée pour recevoir un premier signal analogique; un module de circuit de réception (103), utilisé pour effectuer un premier traitement sur ledit premier signal analogique pour générer un premier signal numérique; une puce de commande principale (104), utilisée pour effectuer un second traitement sur ledit premier signal numérique pour générer un second signal analogique; un premier module de commutation (102), utilisé pour déconnecter un terminal fixe (1021) d'un premier terminal de connexion (1022) et connecter le premier terminal fixe (1021) à un second terminal de connexion (1023) une fois que la puce de commande principale (104) a reçu le premier signal numérique. La puce de commande principale (104) est également utilisée pour envoyer un second signal analogique au module de circuit de réception (103) lorsque le premier terminal fixe (1021) est connecté au second terminal de connexion (1023); le module de circuit de réception (103) est également utilisé pour effectuer un premier traitement sur le second signal analogique pour générer un second signal numérique; la puce de commande principale (104) est également utilisée pour déterminer que le retard de circuit du module de circuit de réception (103) est la différence de temps entre le moment où le second signal numérique est reçu et le moment où le second signal analogique est reçu.
(ZH) 一种电路延时自检测方法、装置(10)和系统,其中,电路延时自检测装置(10)包括:第一通信接口(101),用于接收第一模拟信号;接收电路模块(103),用于对第一模拟信号进行第一处理生成第一数字信号;主控芯片(104),用于对第一数字信号进行第二处理生成第二模拟信号;第一开关模块(102),用于在主控芯片(104)接收完成第一数字信号时,断开第一不动端(1021)与第一连接端(1022),并导通第一不动端(1021)与第二连接端(1023);主控芯片(104),还用于在第一不动端(1021)与第二连接端(1023)导通时,向接收电路模块(103)发送第二模拟信号;接收电路模块(103),还用于对第二模拟信号进行第一处理生成第二数字信号;主控芯片(104),还用于确定接收电路模块(103)的电路延时为接收第二数字信号的时刻与发送第二模拟信号的时刻之间的差值。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)