Recherche dans les collections de brevets nationales et internationales

1. (WO2018080751) PROCESSEUR MATRICIEL À MÉMOIRE LOCALISÉE

Pub. No.:    WO/2018/080751    International Application No.:    PCT/US2017/055271
Publication Date: Fri May 04 01:59:59 CEST 2018 International Filing Date: Fri Oct 06 01:59:59 CEST 2017
IPC: G06F 9/30
G06F 9/48
Applicants: WISCONSIN ALUMNI RESEARCH FOUNDATION
Inventors: LI, Jing
ZHANG, Jialiang
Title: PROCESSEUR MATRICIEL À MÉMOIRE LOCALISÉE
Abstract:
L’invention concerne une architecture informatique qui fournit de multiples éléments de traitement agencés en rangées et colonnes logiques pour partager une mémoire locale associée à chaque colonne et rangée. Ce partage de mémoire sur une base de rangées et de colonnes permet de réaliser des opérations matricielles efficaces telles que des multiplications matricielles telles que celles pouvant être utilisées dans une variété d'algorithmes de traitement pour réduire le flux de données entre la mémoire externe et les mémoires locales et/ou pour réduire la taille de mémoires locales nécessaires pour un traitement efficace.