WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Options
Langue d'interrogation
Stemming/Racinisation
Trier par:
Nombre de réponses par page
Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018079243) DISPOSITIF À SEMICONDUCTEUR, PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'IMAGERIE À SEMICONDUCTEUR
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/079243 N° de la demande internationale : PCT/JP2017/036649
Date de publication : 03.05.2018 Date de dépôt international : 10.10.2017
CIB :
H01L 21/3205 (2006.01) ,H01L 21/02 (2006.01) ,H01L 21/768 (2006.01) ,H01L 23/522 (2006.01) ,H01L 27/00 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
04
les dispositifs présentant au moins une barrière de potentiel ou une barrière de surface, p.ex. une jonction PN, une région d'appauvrissement, ou une région de concentration de porteurs de charges
18
les dispositifs ayant des corps semi-conducteurs comprenant des éléments du quatrième groupe de la Classification Périodique, ou des composés AIIIBV, avec ou sans impuretés, p.ex. des matériaux de dopage
30
Traitement des corps semi-conducteurs en utilisant des procédés ou des appareils non couverts par les groupes H01L21/20-H01L21/26162
31
pour former des couches isolantes en surface, p.ex. pour masquer ou en utilisant des techniques photolithographiques; Post-traitement de ces couches; Emploi de matériaux spécifiés pour ces couches
3205
Dépôt de couches non isolantes, p.ex. conductrices ou résistives, sur des couches isolantes; Post-traitement de ces couches
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
02
Fabrication ou traitement des dispositifs à semi-conducteurs ou de leurs parties constitutives
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
71
Fabrication de parties spécifiques de dispositifs définis en H01L21/7089
768
Fixation d'interconnexions servant à conduire le courant entre des composants distincts à l'intérieur du dispositif
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
23
Détails de dispositifs à semi-conducteurs ou d'autres dispositifs à l'état solide
52
Dispositions pour conduire le courant électrique à l'intérieur du dispositif pendant son fonctionnement, d'un composant à un autre
522
comprenant des interconnexions externes formées d'une structure multicouche de couches conductrices et isolantes inséparables du corps semi-conducteur sur lequel elles ont été déposées
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
Déposants : SONY SEMICONDUCTOR SOLUTIONS CORPORATION[JP/JP]; 4-14-1, Asahi-cho, Atsugi-shi, Kanagawa 2430014, JP
Inventeurs : HIRATA Akiko; JP
KIMURA Tadayuki; JP
MIYOSHI Yasufumi; JP
HIRAMATSU Katsunori; JP
Mandataire : NISHIKAWA Takashi; JP
INAMOTO Yoshio; JP
Données relatives à la priorité :
2016-20753924.10.2016JP
Titre (EN) SEMICONDUCTOR DEVICE, MANUFACTURING METHOD, AND SOLID-STATE IMAGING DEVICE
(FR) DISPOSITIF À SEMICONDUCTEUR, PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'IMAGERIE À SEMICONDUCTEUR
(JA) 半導体装置、製造方法、及び、固体撮像装置
Abrégé :
(EN) The present art relates to: a semiconductor device in which it is possible to suppress a reduction in bonding strength and to prevent electrical connection defects or separation when formed by affixing two substrates; a manufacturing method; and a solid-state imaging device. Provided is a semiconductor device including: a first substrate that has a first electrode formed from a metal; and a second substrate that is affixed to the first substrate, and has a second electrode formed from a metal. Acute-angled recesses and projections are formed on the side surfaces of a groove in which the first electrode is formed, and on the side surfaces of a groove in which the second electrode metal-bonded to the first electrode is formed. The present art is applicable to, for example, a solid-state imaging device such as a CMOS image sensor.
(FR) La présente invention concerne : un dispositif à semiconducteur dans lequel il est possible de supprimer une réduction de la force de liaison et d'empêcher des défauts de connexion électrique ou une séparation lorsqu'il est formé par fixation de deux substrats; un procédé de fabrication; et un dispositif d'imagerie à semiconducteur. L'invention concerne un dispositif à semiconducteur comprenant : un premier substrat qui a une première électrode formée à partir d'un métal; et un second substrat qui est fixé au premier substrat, et a une seconde électrode formée à partir d'un métal. Des évidements et des saillies à angle aigu sont formés sur les surfaces latérales d'une rainure dans laquelle la première électrode est formée, et sur les surfaces latérales d'une rainure dans laquelle la seconde électrode liée par métal à la première électrode est formée. La présente invention est applicable, par exemple, à un dispositif d'imagerie à semiconducteur tel qu'un capteur d'image CMOS.
(JA) 本技術は、2枚の基板を貼り合わせて構成する際に、接合強度の低下を抑制するとともに、電気的な接続の不良や剥がれを防止することができるようにする半導体装置、製造方法、及び、固体撮像装置に関する。 金属で形成された第1の電極を有する第1の基板と、第1の基板に貼り合わされる基板であって、金属で形成された第2の電極を有する第2の基板とを備え、第1の電極が形成される溝の側面と、第1の電極と金属接合される第2の電極が形成される溝の側面には、鋭角な凹凸が形成されている半導体装置が提供される。本技術は、例えば、CMOSイメージセンサ等の固体撮像装置に適用することができる。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)