Recherche dans les collections de brevets nationales et internationales

1. (WO2018079227) PROCÉDÉ ET DISPOSITIF DE REDRESSEMENT

Pub. No.:    WO/2018/079227    International Application No.:    PCT/JP2017/036394
Publication Date: Fri May 04 01:59:59 CEST 2018 International Filing Date: Fri Oct 06 01:59:59 CEST 2017
IPC: H02M 7/12
Applicants: ASAHI KASEI MICRODEVICES CORPORATION
旭化成エレクトロニクス株式会社
Inventors: SAKAMOTO Toshiro
坂本 敏郎
MORIZUMI Masahiro
森住 昌弘
Title: PROCÉDÉ ET DISPOSITIF DE REDRESSEMENT
Abstract:
L'invention concerne un dispositif de redressement 100 pourvu : d'au moins un MOSFET (PMOSFET 20) dans lequel une borne de grille 26a, une borne de drain 25a et une borne de puits 23a sont connectées les unes aux autres; d'une source de génération de signal de courant alternatif 80 qui génère un signal de courant alternatif de sorte que ledit MOSFET fonctionne dans une région de tension comprenant une région d'inversion faible, et qui applique le signal de courant alternatif à une borne de source 24a du MOSFET; et d'un élément condensateur C connecté à la borne de drain 25a du MOSFET. Le MOSFET, qui fonctionne même dans la région d'inversion faible par court-circuitage de la grille, du drain et du puits, sert d'élément de redressement, ce qui permet de concevoir un dispositif de redressement dans lequel sont réduites les pertes dues à un redressement et à un courant de fuite et qui, selon une technologie de collecte d'énergie permettant de collecter une énergie très faible, offre un rendement idéalement élevé, a un faible courant de fuite, et est compatible avec des hautes fréquences.