Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018076684) PROCÉDÉ D'ATTRIBUTION DE RESSOURCES ET MÉMOIRE CACHE À GRANDE VITESSE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/076684 N° de la demande internationale : PCT/CN2017/086027
Date de publication : 03.05.2018 Date de dépôt international : 25.05.2017
CIB :
G06F 9/50 (2006.01)
[IPC code unknown for G06F 9/50]
Déposants :
深圳市中兴微电子技术有限公司 SANECHIPS TECHNOLOGY CO., LTD. [CN/CN]; 中国广东省深圳市 南山区西丽街道留仙大道中兴工业园 ZTE Industrial Park, Liuxian Avenue, Xili Street, Nanshan District Shenzhen, Guangdong 518055, CN
Inventeurs :
薛长花 XUE, Changhua; CN
孙志文 SUN, Zhiwen; CN
Mandataire :
北京派特恩知识产权代理有限公司 CHINA PAT INTELLECTUAL PROPERTY OFFICE; 中国北京市 海淀区海淀南路21号中关村知识产权大厦B座2层 2nd Floor, Zhongguancun Intellectual Property Building Block B, No. 21 Haidian South Road, Haidian Beijing 100080, CN
Données relatives à la priorité :
201610931953.931.10.2016CN
Titre (EN) RESOURCE ALLOCATION METHOD AND HIGH-SPEED CACHE MEMORY
(FR) PROCÉDÉ D'ATTRIBUTION DE RESSOURCES ET MÉMOIRE CACHE À GRANDE VITESSE
(ZH) 一种资源分配方法和高速缓冲存储器
Abrégé :
(EN) Disclosed is a resource allocation method. The method is applicable in a cache shared by multiple processors. The cache comprises: a cache controller and a cache register. The cache register comprises: a statistic register corresponding to each processor and a lock register corresponding to each processor. The method comprises: each statistic register compiles statistic on the volume of cache being accessed in a preset time by the processor corresponding to each statistic register, acquires the volume of cache accessed by each processor, and transmits the volume of cache accessed by each processor to the cache controller; the cache controller determines, on the basis of the volume of cache accessed by each processor, the volume of cache allocated to each processor; and the cache controller writes the volume of cache allocated to each processor into the lock register corresponding to each processor. Also disclosed is a cache.
(FR) L'invention concerne un procédé d'attribution de ressource. Le procédé est applicable dans une mémoire cache partagée par de multiples processeurs. La mémoire cache comprend : un contrôleur de mémoire cache et un registre de memoire cache. Le registre de mémoire cache comprend : un registre statistique correspondant à chaque processeur et un registre de verrouillage correspondant à chaque processeur. Le procédé comprend les étapes suivantes : chaque registre statistique compile des statistiques sur le volume de mémoire cache faisant l'objet d'un accès dans un temps prédéfini par le processeur correspondant à chaque registre statistique, acquiert le volume de mémoire cache auquel accède chaque processeur, et transmet le volume de mémoire cache auquel accède chaque processeur au contrôleur de mémoire cache; le contrôleur de mémoire cache détermine, sur la base du volume de mémoire cache auquel accède chaque processeur, le volume de mémoire cache attribué à chaque processeur; et le contrôleur de mémoire cache écrit le volume de cache attribué à chaque processeur dans le registre de verrouillage correspondant à chaque processeur. La présente invention concerne également une mémoire cache.
(ZH) 本发明公开了一种资源分配方法,该方法应用于多处理器共享的Cache中,其中,Cache包括:Cache控制器和Cache寄存器;Cache寄存器包括:每个处理器对应的统计寄存器和每个处理器对应的锁定寄存器;该方法包括:每个统计寄存器统计每个统计寄存器对应的处理器在预设时间内所访问的Cache容量,得到每个处理器的Cache访问容量,发送每个处理器的Cache访问容量至Cache控制器;Cache控制器根据每个处理器的Cache访问容量,确定出每个处理器的Cache分配容量;Cache控制器将每个处理器的Cache分配容量写入每个处理器对应的锁定寄存器中。本发明实施例还同时公开了一种Cache。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)