WIPO logo
Mobile | Deutsch | English | Español | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Recherche dans les collections de brevets nationales et internationales
World Intellectual Property Organization
Recherche
 
Options de navigation
 
Traduction
 
Options
 
Quoi de neuf
 
Connexion
 
Aide
 
Traduction automatique
1. (WO2018076682) PROCÉDÉ ET APPAREIL DE COMMANDE DE SÉQUENCE TEMPORELLE D'INTERFACE PARALLÈLE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication :    WO/2018/076682    N° de la demande internationale :    PCT/CN2017/085924
Date de publication : 03.05.2018 Date de dépôt international : 25.05.2017
CIB :
H04L 5/14 (2006.01)
Déposants : SANECHIPS TECHNOLOGY CO., LTD. [CN/CN]; ZTE Industrial Park, Liuxian Avenue, Xili Street, Nanshan District Shenzhen, Guangdong 518055 (CN)
Inventeurs : XU, Chao; (CN).
ZHOU, Chang; (CN).
GONG, Xiaoliang; (CN)
Mandataire : CHINA PAT INTELLECTUAL PROPERTY OFFICE; 2nd Floor, Zhongguancun Intellectual Property Building, Block B No.21 Haidian South Road, Haidian Beijing 100080 (CN)
Données relatives à la priorité :
201610962540.7 28.10.2016 CN
Titre (EN) PARALLEL INTERFACE TIME SEQUENCE CONTROL METHOD AND APPARATUS
(FR) PROCÉDÉ ET APPAREIL DE COMMANDE DE SÉQUENCE TEMPORELLE D'INTERFACE PARALLÈLE
(ZH) 一种并行接口时序控制方法和装置
Abrégé : front page image
(EN)Disclosed in the embodiments of the present invention are a parallel interface time sequence control method and apparatus, the parallel interface time sequence control apparatus comprising: a register configuration module, a rate adaptation module, an interface time sequence control module, and a data and time sequence processing module, used for implementing adaptive configuration of the parallel interface rate.
(FR)La présente invention concerne, selon des modes de réalisation, un procédé et un appareil de commande de séquence temporelle d'interface parallèle, l'appareil de commande de séquence temporelle d'interface parallèle consistant : en un module de configuration de registre, en un module d'adaptation de débit, en un module de commande de séquence temporelle d'interface et en un module de traitement de données et de séquence temporelle, destinés à mettre en œuvre une configuration adaptative du débit d'interface parallèle.
(ZH)本发明实施例公开了一种并行接口时序控制方法和装置,其中,所述并行接口时序控制装置包括:寄存器配置模块、速率自适应模块、接口时序控制模块及数据与时序处理模块,用于实现并行接口速率自适应配置。
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).
Langue de publication : chinois (ZH)
Langue de dépôt : chinois (ZH)