Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018076402) CARTE DE TEST DOUBLE-TEST À DOUBLE CAMÉRA DE MISE EN MÉMOIRE CACHE DE TRAMES MULTIPLES
Document

说明书

发明名称 0001   0002   0003   0004   0005   0006   0007   0008   0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022   0023   0024   0025   0026   0027   0028   0029   0030   0031   0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056  

权利要求书

1   2   3   4   5   6   7   8   9   10  

附图

0001 (R26)   0002 (R26)   0003 (R26)   0004 (R26)   0005 (R26)   0006 (R26)   0007 (R26)   0008 (R26)  

说明书

发明名称 : 多帧缓存双摄同测测试卡

技术领域

[0001]
本发明涉及通讯技术领域,尤其涉及一种多帧缓存双摄同测测试卡。

背景技术

[0002]
目前,在移动通信时代,手机成为了人们生活的必须品。随着手机的发展,其摄像头从一个摄像头到后来的前后二个摄像头,到现在的三个摄像头。展望未来,手机将具有四个甚至更多的摄像头。此外,随着全球使用手机用户的快速增加,摄像头的需求量可想而知。
[0003]
另一方面,在对摄像头数量急需的同时,人们对摄像头图像画质要求也在不断提高。且光是高像素已不能满足要求,如背景虚化、先拍照后对焦、光学变焦等,都需要双摄像头的模组的功能。在双摄在组装时,为保证摄像头的同轴度和距离,需要通过同时点亮图像,对摄像头进行较准、以及HDC较准需要双摄同时出图,把二摄像头的位置信息和深度信息等烧录进入内部存储空间,需要二个摄像头同时点亮对摄像头进行较准。
[0004]
因此,针对上述问题,有必要提出一种测试卡以解决上述双摄像头的测试问题。
[0005]
发明内容
[0006]
本发明的目的在于提供一种多帧缓存双摄同测测试卡,以克服现有技术中存在的不足。
[0007]
为实现上述发明目的,本发明提供一种多帧缓存双摄同测测试卡,其包括:FPGA、检测模块、数据交互模块、接口模块以及开短路模块;
[0008]
所述FPGA具有4片DDR,且所述FPGA具有双MIPI解码单元、DVP图 像获取单元、LVDS图像解码单元;
[0009]
所述检测模块与所述FPGA内部的I2C/GPIO控制模块相连接;
[0010]
所述数据交互模块集成于所述FPGA中,并与上位机进行数据传输;
[0011]
所述接口模块集成于所述FPGA中,并通过所述数据交互模块与所述上位机进行数据传输;
[0012]
所述开短路模块与所述FPGA相连接。
[0013]
作为本发明的多帧缓存双摄同测测试卡的改进,所述双MIPI解码单元具有双MIPI接口,所述DVP图像获取单元具有DVP接口,所述LVDS图像解码单元具有LVDS接口,所述双MIPI解码单元和DVP图像获取单元通过转换开关分别与所述双MIPI接口和DVP接口相连接,所述LVDS图像解码单元与所述LVDS接口相连接。
[0014]
作为本发明的多帧缓存双摄同测测试卡的改进,所述开短路模块通过所述转换开关与所述FPGA相连接。
[0015]
作为本发明的多帧缓存双摄同测测试卡的改进,所述检测模块包括电压供给单元和电流测试单元。
[0016]
作为本发明的多帧缓存双摄同测测试卡的改进,所述数据交互模块通过cypress3014芯片与所述上位机进行数据传输。
[0017]
作为本发明的多帧缓存双摄同测测试卡的改进,所述cypress3014芯片与所述上位机之间通过USB3.0进行数据传输。
[0018]
作为本发明的多帧缓存双摄同测测试卡的改进,所述FPGA中还集成设置有DDR3乒乓模块以及图像存储模块,所述DDR3乒乓模块以及图像存储模块与所述4片DDR相连接。
[0019]
作为本发明的多帧缓存双摄同测测试卡的改进,所述DDR3乒乓模块以及图像存储模块通过所述数据交互模块与所述上位机进行数据传输。
[0020]
作为本发明的多帧缓存双摄同测测试卡的改进,所述双MIPI解码单元、DVP图像获取单元、LVDS图像解码单元连接至所述DDR3乒乓模块以及图像存储模块。
[0021]
作为本发明的多帧缓存双摄同测测试卡的改进,所述多帧缓存双摄同测测试卡还具有壳体,所述壳体为铜材质,铜材质的壳体具有若干散热翅片。
[0022]
与现有技术相比,本发明的有益效果是:
[0023]
(1)本发明的多帧缓存双摄同测测试卡可以双摄或二个摄像头全速(1.6G/4lane)同时点亮二个摄像头,通过USB3.0接口实时传至PC。
[0024]
(2)本发明的多帧缓存双摄同测测试卡拥有8G内存,拥有64Gbps的缓存读写能力,远超过摄像头的输出图像的速率12Gbps,可对二个摄像头同时缓存连续帧15fps。
[0025]
(3)本发明的多帧缓存双摄同测测试卡可解码mipi CSI-2DPHY、LVDS、HISPI、DVP等信号,PDAF的芯片相位信息可通过mipi CSI-2DPHY虚拟通道传输。
[0026]
(4)本发明的多帧缓存双摄同测测试卡可实现二个摄像头、双摄模组可以同测、同时点亮、同时对焦、同时烧录信息等,并支持双摄两两较准。
[0027]
(5)本发明的多帧缓存双摄同测测试卡支持spi和二路i2c,支持12路电源数字可调,支持电流和开短路测试。
[0028]
(6)本发明的多帧缓存双摄同测测试卡拥有唯一的ID,支持单电脑多板卡同测,软件支持从机模式,主程序可根据唯一的ID控制对应板卡和收集对应的摄像头的测试信息。

附图说明

[0029]
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[0030]
图1为本发明的多帧缓存双摄同测测试卡一具体实施方式的模块示意图;
[0031]
图2为图1中FPGA的硬件结构示意图;
[0032]
图3为图1中FPGA和DDR3的部分结构的电路图;
[0033]
图4为图1中检测模块的部分结构的电路图;
[0034]
图5为图1中数据交互模块的部分结构的电路图;
[0035]
图6为图1中接口模块的部分结构的电路图;
[0036]
图7为图1中开短路模块的部分结构的电路图;
[0037]
图8为本发明的多帧缓存双摄同测测试卡一具体实施方式的平面示意图。

具体实施方式

[0038]
下面结合附图所示的各实施方式对本发明进行详细说明,但应当说明的是,这些实施方式并非对本发明的限制,本领域普通技术人员根据这些实施方式所作的功能、方法、或者结构上的等效变换或替代,均属于本发明的保护范围之内。
[0039]
如图1、2所示,本发明的多帧缓存双摄同测测试卡包括:多帧缓存双摄同测测试卡包括:FPGA10、检测模块20、数据交互模块30、接口模块40以及开短路模块50。其中,所述FPGA10具有硬件控制、硬件升级、上传控制、错帧检测、电压检测等功能。
[0040]
如图3所示,所述FPGA10具有4片DDR11,从而,测试卡采用8G内存设计,大内存一方面用于高速缓存图像数据,也可以多帧缓存图像数据。此外,所述FPGA10中还集成设置有DDR3乒乓模块以及图像存储模块12,所述DDR3乒乓模块以及图像存储模块12与所述4片DDR11相连接。从而,4片DDR11速率可跑至1066M,共拥有64Gbps的缓存能力,并支持DDR3乒乓方式边读边写。
[0041]
此外,所述FPGA10的大缓存能力可以连续存储图像数据双摄15fps,且连续多帧的缓存能力可以用于计算通过帧的方式计算如像PD对焦的时间,计算外界设备的运动时间,用于计算OIS(光学防抖)产品的防抖性能等,适用于对比逐行曝光和全局曝光针对运动物体之间的差异。
[0042]
同时,所述FPGA10具有双MIPI解码单元13、DVP图像获取单元14、LVDS图像解码单元15,所述双MIPI解码单元13、DVP图像获取单元14、LVDS图像解码单元15连接至所述DDR3乒乓模块以及图像存储模块12。其中,所述双MIPI解码单元13具有双MIPI接口131,所述DVP图像获取单元14具有DVP接口141,所述LVDS图像解码单元15具有LVDS接口151,所述双MIPI解码单元13和DVP图像获取单元14通过转换开关16分别与所述双MIPI接口131和DVP接口141相连接,所述LVDS图像解码单元15与所述LVDS接口151相连接。
[0043]
从而,本发明的多帧缓存双摄同测测试卡通过所述双MIPI解码单元13、DVP图像获取单元14、LVDS图像解码单元15,不光可以解码双mipi信号,还可以解码HISPI、lvds信号、DVP信号等,并支持二颗不同协议的摄像头同时点亮,便于不同类型的摄像模组分析对比图像,更便捷地时时评价两两对比图像质量。
[0044]
如图4所示,所述检测模块20用于实现对摄像头的电压供给、电流测试等,具体地,所述检测模块20包括电压供给单元和电流测试单元,所述检测模块20与所述FPGA10内部的I2C/GPIO控制模块21相连接。
[0045]
如图5所示,所述数据交互模块30集成于所述FPGA10中,并与上位机60进行数据传输,上位机60对传输来的数据进行图像数据解析。具体地,所述数据交互模块30通过cypress3014芯片31与所述上位机60进行数据传输。优选地,所述cypress3014芯片31与所述上位机60之间通过USB3.0进行数据传输。此外,所述DDR3乒乓模块以及图像存储模块12通过所述数据交互模块30与所述上位机60进行数据传输。
[0046]
如图6所示,所述接口模块40用于与传感器相连接,所述接口模块40集成于所述FPGA10中,并通过所述数据交互模块30与所述上位机60进行数据传输。此外,所述传感器的i2c配置、信号配置、电压供给配置都由上位机通过命令发给FPGA执行。
[0047]
如图7所示,所述开短路模块50用于提供针对摄像头模组的开短路测试, 可以检测每个PIN的对地阻抗,也可以检测二个PIN之间的阻抗,具体地,所述开短路模块50与所述FPGA10相连接。优选地,所述开短路模块50通过所述转换开关16与所述FPGA10相连接。
[0048]
如图8所述,此外,本发明的多帧缓存双摄同测测试卡还具有壳体,所述壳体为铜材质,且铜材质的壳体具有若干散热翅片和散热孔。
[0049]
综上所述,(1)本发明的多帧缓存双摄同测测试卡可以双摄或二个摄像头全速(1.6G/4lane)同时点亮二个摄像头,通过USB3.0接口实时传至PC。
[0050]
(2)本发明的多帧缓存双摄同测测试卡拥有8G内存,拥有64Gbps的缓存读写能力,远超过摄像头的输出图像的速率12Gbps,可对二个摄像头同时缓存连续帧15fps。
[0051]
(3)本发明的多帧缓存双摄同测测试卡可解码mipi CSI-2DPHY、LVDS、HISPI、DVP等信号,PDAF的芯片相位信息可通过mipi CSI-2DPHY虚拟通道传输。
[0052]
(4)本发明的多帧缓存双摄同测测试卡可实现二个摄像头、双摄模组可以同测、同时点亮、同时对焦、同时烧录信息等,并支持双摄两两较准。
[0053]
(5)本发明的多帧缓存双摄同测测试卡支持spi和二路i2c,支持12路电源数字可调,支持电流和开短路测试。
[0054]
(6)本发明的多帧缓存双摄同测测试卡拥有唯一的ID,支持单电脑多板卡同测,软件支持从机模式,主程序可根据唯一的ID控制对应板卡和收集对应的摄像头的测试信息。
[0055]
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
[0056]
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施 方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。

权利要求书

[权利要求 1]
一种多帧缓存双摄同测测试卡,其特征在于,所述多帧缓存双摄同测测试卡包括:FPGA、检测模块、数据交互模块、接口模块以及开短路模块; 所述FPGA具有4片DDR,且所述FPGA具有双MIPI解码单元、DVP图像获取单元、LVDS图像解码单元; 所述检测模块与所述FPGA内部的I2C/GPIO控制模块相连接; 所述数据交互模块集成于所述FPGA中,并与上位机进行数据传输; 所述接口模块集成于所述FPGA中,并通过所述数据交互模块与所述上位机进行数据传输; 所述开短路模块与所述FPGA相连接。
[权利要求 2]
根据权利要求1所述的多帧缓存双摄同测测试卡,其特征在于,所述双MIPI解码单元具有双MIPI接口,所述DVP图像获取单元具有DVP接口,所述LVDS图像解码单元具有LVDS接口,所述双MIPI解码单元和DVP图像获取单元通过转换开关分别与所述双MIPI接口和DVP接口相连接,所述LVDS图像解码单元与所述LVDS接口相连接。
[权利要求 3]
根据权利要求2所述的多帧缓存双摄同测测试卡,其特征在于,所述开短路模块通过所述转换开关与所述FPGA相连接。
[权利要求 4]
根据权利要求1所述的多帧缓存双摄同测测试卡,其特征在于,所述检测模块包括电压供给单元和电流测试单元。
[权利要求 5]
根据权利要求1所述的多帧缓存双摄同测测试卡,其特征在于,所述数据交互模块通过cypress3014芯片与所述上位机进行数据传输。
[权利要求 6]
根据权利要求5所述的多帧缓存双摄同测测试卡,其特征在于,所述cypress3014芯片与所述上位机之间通过USB3.0进行数据传输。
[权利要求 7]
根据权利要求1所述的多帧缓存双摄同测测试卡,其特征在于,所述FPGA中还集成设置有DDR3乒乓模块以及图像存储模块,所述DDR3乒乓模块以及图像存储模块与所述4片DDR相连接。
[权利要求 8]
根据权利要求7所述的多帧缓存双摄同测测试卡,其特征在于,所述DDR3 乒乓模块以及图像存储模块通过所述数据交互模块与所述上位机进行数据传输。
[权利要求 9]
根据权利要求7所述的多帧缓存双摄同测测试卡,其特征在于,所述双MIPI解码单元、DVP图像获取单元、LVDS图像解码单元连接至所述DDR3乒乓模块以及图像存储模块。
[权利要求 10]
根据权利要求1所述的多帧缓存双摄同测测试卡,其特征在于,所述多帧缓存双摄同测测试卡还具有壳体,所述壳体为铜材质,铜材质的壳体具有若干散热翅片。

附图

[ 图 0001]   [根据细则26改正 09.02.2017] 
[ 图 0002]   [根据细则26改正 09.02.2017] 
[ 图 0003]   [根据细则26改正 09.02.2017] 
[ 图 0004]   [根据细则26改正 09.02.2017] 
[ 图 0005]   [根据细则26改正 09.02.2017] 
[ 图 0006]   [根据细则26改正 09.02.2017] 
[ 图 0007]   [根据细则26改正 09.02.2017] 
[ 图 0008]   [根据细则26改正 09.02.2017]