Recherche dans les collections de brevets nationales et internationales

1. (WO2018068061) CONTRÔLEUR DDR POUR RÉSEAUX DE CELLULES DE MÉMOIRE À THYRISTOR

Pub. No.:    WO/2018/068061    International Application No.:    PCT/US2017/056002
Publication Date: Fri Apr 13 01:59:59 CEST 2018 International Filing Date: Wed Oct 11 01:59:59 CEST 2017
IPC: G11C 11/34
G11C 11/39
G11C 8/08
G11C 8/06
Applicants: KILOPASS TECHNOLOGY, INC.
Inventors: ONG, Adrian E.
BATEMAN, Bruce L.
CHENG, Charlie
Title: CONTRÔLEUR DDR POUR RÉSEAUX DE CELLULES DE MÉMOIRE À THYRISTOR
Abstract:
L'invention concerne un réseau de cellules de mémoire à thyristor vertical avec chacune des cellules de mémoire à thyristor reliées à des lignes de bits et de mots, les lignes de bits sont reliées aux entrées de multiplexeurs qui sont reliés à des amplificateurs de détection, convient aux exigences de LPDDR4. Le manque d'opérations de rafraîchissement pour le réseau de cellules de mémoire à thyristor vertical n'est pas apparent à un contrôleur de mémoire LPDDR4 de sorte qu'un contrôleur de mémoire standard ou LPDDR4 qui omet des opérations de rafraîchissement et spécifiquement adapté à une mémoire à thyristor vertical peut commander le transfert de données vers et depuis la pluralité de circuits intégrés de mémoire à thyristor vertical.