Recherche dans les collections de brevets nationales et internationales

1. (WO2018067365) CONTRÔLEUR DE MÉMOIRE POUR DISPOSITIFS DE MÉMOIRE À HAUTE LATENCE

Pub. No.:    WO/2018/067365    International Application No.:    PCT/US2017/053846
Publication Date: Fri Apr 13 01:59:59 CEST 2018 International Filing Date: Thu Sep 28 01:59:59 CEST 2017
IPC: G06F 9/30
Applicants: SMART MODULAR TECHNOLOGIES, INC.
Inventors: ANANTHANARAYANAN, Rajesh
SHEN, Jinying
ALAVI, Amir
Title: CONTRÔLEUR DE MÉMOIRE POUR DISPOSITIFS DE MÉMOIRE À HAUTE LATENCE
Abstract:
L'invention concerne des approches, des techniques et des mécanismes pour améliorer la performance de contrôleurs de mémoire pour des dispositifs de mémoire. Un système peut comporter un contrôleur de mémoire qui s'interface avec un dispositif de mémoire pour stocker ou récupérer des informations. Lorsque le système a besoin de récupérer des informations du dispositif de mémoire, le contrôleur de mémoire envoie une adresse et une commande pour donner l'instruction au dispositif de mémoire de lire les informations stockées au niveau de l'adresse. Le dispositif de mémoire lit les informations, et après un laps de temps spécifique, le dispositif de mémoire envoie les informations au contrôleur de mémoire. Selon un mode de réalisation, des données « factices » sont d'abord envoyées avant que les données lues dans les dispositifs de mémoire soient disponibles, pendant l'attente de l'accès aux données demandées, puis les données réelles sont envoyées immédiatement après les données factices. Selon un mode de réalisation, une géométrie d'un dispositif de mémoire ne comporte qu'une seule colonne de cellules de mémoire qui sont utilisées pour stocker des informations. Le dispositif de mémoire avec seulement une colonne dans un mode de réalisation ne nécessite pas de décodage d'une adresse de colonne. Ainsi, la latence de lecture du dispositif de mémoire est réduite considérablement.