Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018066320) ELÉMENT DE COMMUTATION, DISPOSITIF DE STOCKAGE ET SYSTÈME DE MÉMOIRE
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/066320 N° de la demande internationale : PCT/JP2017/032811
Date de publication : 12.04.2018 Date de dépôt international : 12.09.2017
CIB :
H01L 21/8239 (2006.01) ,H01L 27/105 (2006.01) ,H01L 45/00 (2006.01) ,H01L 49/00 (2006.01)
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
21
Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de dispositifs à semi-conducteurs ou de dispositifs à l'état solide, ou bien de leurs parties constitutives
70
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun, ou de parties constitutives spécifiques de ceux-ci; Fabrication de dispositifs à circuit intégré ou de parties constitutives spécifiques de ceux-ci
77
Fabrication ou traitement de dispositifs consistant en une pluralité de composants à l'état solide ou de circuits intégrés formés dans ou sur un substrat commun
78
avec une division ultérieure du substrat en plusieurs dispositifs individuels
82
pour produire des dispositifs, p.ex. des circuits intégrés, consistant chacun en une pluralité de composants
822
le substrat étant un semi-conducteur, en utilisant une technologie au silicium
8232
Technologie à effet de champ
8234
Technologie MIS
8239
Structures de mémoires
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
27
Dispositifs consistant en une pluralité de composants semi-conducteurs ou d'autres composants à l'état solide formés dans ou sur un substrat commun
02
comprenant des composants semi-conducteurs spécialement adaptés pour le redressement, l'amplification, la génération d'oscillations ou la commutation et ayant au moins une barrière de potentiel ou une barrière de surface; comprenant des éléments de circuit passif intégrés avec au moins une barrière de potentiel ou une barrière de surface
04
le substrat étant un corps semi-conducteur
10
comprenant une pluralité de composants individuels dans une configuration répétitive
105
comprenant des composants à effet de champ
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
45
Dispositifs à l'état solide spécialement adaptés pour le redressement, l'amplification, la production d'oscillations ou la commutation, sans barrière de potentiel ni barrière de surface, p.ex. triodes diélectriques; Dispositifs à effet Ovshinsky; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
H ÉLECTRICITÉ
01
ÉLÉMENTS ÉLECTRIQUES FONDAMENTAUX
L
DISPOSITIFS À SEMI-CONDUCTEURS; DISPOSITIFS ÉLECTRIQUES À L'ÉTAT SOLIDE NON PRÉVUS AILLEURS
49
Dispositifs à l'état solide non couverts par les groupes H01L27/-H01L47/109; Procédés ou appareils spécialement adaptés à la fabrication ou au traitement de ces dispositifs ou de leurs parties constitutives
Déposants :
ソニーセミコンダクタソリューションズ株式会社 SONY SEMICONDUCTOR SOLUTIONS CORPORATION [JP/JP]; 神奈川県厚木市旭町四丁目14番1号 4-14-1, Asahicho, Atsugi-shi, Kanagawa 2430014, JP
Inventeurs :
清 宏彰 SEI, Hiroaki; JP
大場 和博 OHBA, Kazuhiro; JP
曽根 威之 SONE, Takeyuki; JP
野々口 誠二 NONOGUCHI, Seiji; JP
五十嵐 実 IKARASHI, Minoru; JP
Mandataire :
特許業務法人つばさ国際特許事務所 TSUBASA PATENT PROFESSIONAL CORPORATION; 東京都新宿区新宿1丁目15番9号さわだビル3階 3F, Sawada Building, 15-9, Shinjuku 1-chome, Shinjuku-ku, Tokyo 1600022, JP
Données relatives à la priorité :
2016-19666904.10.2016JP
2017-00813820.01.2017JP
Titre (EN) SWITCH ELEMENT, STORAGE DEVICE AND MEMORY SYSTEM
(FR) ELÉMENT DE COMMUTATION, DISPOSITIF DE STOCKAGE ET SYSTÈME DE MÉMOIRE
(JA) スイッチ素子および記憶装置ならびにメモリシステム
Abrégé :
(EN) A switch element according to one embodiment of the present disclosure is provided with a first electrode, a second electrode that is arranged to face the first electrode, and a switch layer that is disposed between the first electrode and the second electrode. The switch layer contains at least one chalcogen element selected from among tellurium (Te), selenium (Se) and sulfur (S) and at least one first element selected from among phosphorus (P) and arsenic (As), while additionally containing at least one second element selected from among boron (B) and carbon (C) and/or at least one third element selected from among aluminum (Al), gallium (Ga) and indium (In).
(FR) Élément de commutation selon un mode de réalisation de la présente invention, comprenant une première électrode, une deuxième électrode qui est disposée de manière à faire face à la première électrode et une couche de commutation qui est disposée entre la première électrode et la deuxième électrode. La couche de commutation contient au moins un élément chalcogène, sélectionné parmi le tellure (Te), le sélénium (Se) et le soufre (S), et au moins un premier élément choisi parmi le phosphore (P) et l'arsenic (As), tout en contenant en plus au moins un deuxième élément, choisi parmi le bore (B) et le carbone (C), et/ou au moins un troisième élément, choisi parmi l'aluminium (Al), le gallium (Ga) et l'indium (In).
(JA) 【解決手段】本開示の一実施形態のスイッチ素子は、第1電極と、第1電極と対向配置された第2電極と、第1電極と第2電極との間に設けられたスイッチ層とを備え、スイッチ層は、テルル(Te)、セレン(Se)および硫黄(S)から選ばれる少なくとも1種のカルコゲン元素と、リン(P)およびヒ素(As)から選ばれる少なくとも1種の第1元素とを含み、さらに、ホウ素(B)および炭素(C)から選ばれる少なくとも1種の第2元素と、アルミニウム(Al)、ガリウム(Ga)およびインジウム(In)から選ばれる少なくとも1種の第3元素との少なくとも一方を含む。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)