Certains contenus de cette application ne sont pas disponibles pour le moment.
Si cette situation persiste, veuillez nous contacter àObservations et contact
1. (WO2018066214) CAPTEUR CAPACITIF
Dernières données bibliographiques dont dispose le Bureau international    Formuler une observation

N° de publication : WO/2018/066214 N° de la demande internationale : PCT/JP2017/027308
Date de publication : 12.04.2018 Date de dépôt international : 27.07.2017
CIB :
G06F 3/044 (2006.01) ,G06F 3/041 (2006.01)
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
3
Dispositions d'entrée pour le transfert de données à traiter pour leur donner une forme utilisable par le calculateur; Dispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p.ex. dispositions d'interface
01
Dispositions d'entrée ou dispositions d'entrée et de sortie combinées pour l'interaction entre l'utilisateur et le calculateur
03
Dispositions pour convertir sous forme codée la position ou le déplacement d'un élément
041
Numériseurs, p.ex. pour des écrans ou des pavés tactiles, caractérisés par les moyens de transduction
044
par des moyens capacitifs
G PHYSIQUE
06
CALCUL; COMPTAGE
F
TRAITEMENT ÉLECTRIQUE DE DONNÉES NUMÉRIQUES
3
Dispositions d'entrée pour le transfert de données à traiter pour leur donner une forme utilisable par le calculateur; Dispositions de sortie pour le transfert de données de l'unité de traitement à l'unité de sortie, p.ex. dispositions d'interface
01
Dispositions d'entrée ou dispositions d'entrée et de sortie combinées pour l'interaction entre l'utilisateur et le calculateur
03
Dispositions pour convertir sous forme codée la position ou le déplacement d'un élément
041
Numériseurs, p.ex. pour des écrans ou des pavés tactiles, caractérisés par les moyens de transduction
Déposants :
アルプス電気株式会社 ALPS ELECTRIC CO., LTD. [JP/JP]; 東京都大田区雪谷大塚町1番7号 1-7, Yukigaya-otsukamachi, Ota-ku, Tokyo 1458501, JP
Inventeurs :
山井 知行 YAMAI, Tomoyuki; JP
矢沢 学 YAZAWA, Manabu; JP
平木 勇太 HIRAKI, Yuta; JP
田代 圭太 TASHIRO, Keita; JP
北村 恭志 KITAMURA, Yasuyuki; JP
Mandataire :
大窪 克之 OKUBO, Katsuyuki; JP
Données relatives à la priorité :
2016-19839106.10.2016JP
Titre (EN) CAPACITANCE SENSOR
(FR) CAPTEUR CAPACITIF
(JA) 静電容量式センサ
Abrégé :
(EN) A capacitance sensor 1 of the present invention is provided with: a base material 2; a plurality of first transparent electrodes 4 that are disposed by being aligned with each other in the first direction on one main surface 2a of the base material 2; a plurality of second transparent electrodes 5, which are disposed by being aligned with each other in the second direction intersecting the first direction, and which include conductive nanowires; a connecting section 7 that electrically connects two adjacent first transparent electrodes 4 to each other; a bridge wiring section 10, which is provided at a portion intersecting the connecting section 7, and which electrically connects two adjacent second transparent electrodes 5 to each other, said bridge wiring section containing an amorphous oxide material; and a reflection reducing layer 3 having a reflectance that is higher than that of the second transparent electrodes 5 but lower than that of the bridge wiring section 10. Consequently, deterioration of conduction stability and ESD tolerance is suppressed, while ensuring invisibility of the bridge wiring section, and an increase of resistance due to being bent can be suppressed.
(FR) La présente invention concerne un capteur capacitif 1 qui est pourvu : d'un matériau de base 2 ; d'une pluralité de premières électrodes transparentes 4 qui sont disposées en étant alignées les unes par rapport aux autres dans la première direction sur une surface principale 2a du matériau de base 2 ; d'une pluralité de secondes électrodes transparentes 5, qui sont disposées en étant alignées les unes par rapport aux autres dans la seconde direction croisant la première direction, et qui comprennent des nanofils conducteurs ; d'une section de liaison 7 qui relie électriquement deux premières électrodes transparentes adjacentes 4 ; une section de câblage de pont 10, qui est disposée au niveau d'une partie croisant la section de liaison 7, et qui relie électriquement deux secondes électrodes transparentes adjacentes 5, ladite section de câblage de pont contenant un matériau d'oxyde amorphe ; et une couche de réduction de réflexion 3 ayant une réflectivité qui est supérieure à celle des secondes électrodes transparentes 5 mais inférieure à celle de la section de câblage de pont 10. Par conséquent, la détérioration de la stabilité de conduction et de la tolérance aux décharges électrostatiques est supprimée, tout en garantissant une invisibilité de la section de câblage de pont, et une augmentation de la résistance due à une flexion peut être supprimée.
(JA) 本発明の静電容量式センサ1は、基材2と、基材2の一方の主面2aにおいて第1の方向に沿って並んで配置された複数の第1の透明電極4と、第1の方向と交差する第2の方向に沿って並んで配置され、導電性ナノワイヤを含む複数の第2の透明電極5と、隣り合う2つの第1の透明電極4を互いに電気的に接続する連結部7と、連結部7に交差する部分に設けられ、隣り合う2つの第2の透明電極5を互いに電気的に接続し、アモルファス酸化物系材料を含むブリッジ配線部10と、第2の透明電極5の屈折率よりも高くブリッジ配線部10の屈折率よりも低い屈折率を有する反射低減層3と、を備えるため、ブリッジ配線部の不可視性を確保しつつ、導通安定性およびESD耐性が低下することを抑えるとともに、折り曲げ時の抵抗が上昇することを抑えることができる。
front page image
États désignés : AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
Organisation régionale africaine de la propriété intellectuelle (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW)
Office eurasien des brevets (OEAB) (AM, AZ, BY, KG, KZ, RU, TJ, TM)
Office européen des brevets (OEB (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
Organisation africaine de la propriété intellectuelle (OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)
Langue de publication : japonais (JA)
Langue de dépôt : japonais (JA)